FPGA内适用于图像抽取的缓存逻辑方法技术

本发明专利技术公开了FPGA内适用于图像抽取的缓存逻辑架构及方法，包括在FPGA内一组配置为双口模式的Block RAM，实现图像写入逻辑和图像读出逻辑；所述Block RAM完成图像数据缓存；所述图像写入逻辑实现图像数据按特定格式存入Block RAM；所述图像读出逻辑实现按所设置图像输出模式，从Block RAM中以特定顺序读出并重新排序图像数据，并输出经重新排序的图像数据，所述方法包括实现图像写入逻辑和图像读出逻辑；图像读出逻辑包括输出全分辨率图像步骤，输出全分辨率图像步骤，完成图像设备中所需要的图像采样点抽取功能，同时不降低通道带宽，降低图像设备处理压力，但并不降低最终输出图像质量的性能。

【技术实现步骤摘要】
FPGA内适用于图像抽取的缓存逻辑方法
本专利技术专利涉及图像设备中图像传输逻辑
，具体的说，是FPGA内适用于图像抽取的缓存逻辑架构及方法。
技术介绍
图像设备，是通过图像传感器以及光学设备获取图像，并进行相应图像处理的设备，诸如摄像机，工业相机，广泛应用于各行各业。特别是在工业生产过程中，相当多的生产线通过图像来控制、监视生产流程，实现生产自动化，及高品质的生产质量。而图像数据处理是诸多图像设备不可或缺的功能，大部分的图像设备由高性能的处理器来实现图像数据的处理功能，这样就要求图像设备内部在获取图像后将图像数据按指定的方式高效地传输至处理器模块。由于现有图像分辨率已超出图像算法要求的分辨率，为考虑处理器的处理压力，往往要求将图像分辨率抽样来降低处理器端的图像处理数据量。
技术实现思路
本专利技术的目的在于提供FPGA内适用于图像抽取的缓存逻辑架构及方法，在FPGA内设计适用于图像抽取的缓存逻辑架构及用此架构进行适用于图像抽取的缓存方法，完成图像设备中所需要的图像采样点抽取功能，同时不降低通道带宽，降低图像设备处理压力，但并不降低最终输出图像质量的性能。本专利技术通过下述技术方案实现：FPGA内适用于图像抽取的缓存逻辑架构，包括FPGA内一组配置为双口模式的BlockRAM，实现图像写入逻辑和图像读出逻辑；所述BlockRAM完成图像数据缓存；所述图像写入逻辑实现图像数据按特定格式存入BlockRAM；所述图像读出逻辑实现按所设置图像输出模式，从BlockRAM中以特定顺序读出并重新排序图像数据，并输出经重新排序的图像数据，在FPGA内设计适用于图像抽取的缓存逻辑架构及用此架构进行适用于图像抽取的缓存方法，完成图像设备中所需要的图像采样点抽取功能，同时不降低通道带宽，降低图像设备处理压力，但并不降低最终输出图像质量的性能。进一步的，为更好的实现本专利技术所述逻辑架构，所述BlockRAM至少为两块。进一步的，为更好的实现本专利技术所述逻辑架构，所述图像写入逻辑的图像数据写入带宽同图像读出逻辑的图像数据读出带宽相等。FPGA内适用于图像抽取的缓存逻辑方法，在FPGA内部配置至少两块具有双口模式的BlockRAM，用于完成图像数据缓存，实现图像写入逻辑和图像读出逻辑；所述图像写入逻辑完成图像数据按特定格式存入BlockRAM操作；所述图像读出逻辑包括输出全分辨率图像步骤，所述输出全分辨率图像步骤具体包括以下步骤：A、分别从奇数采样点源BlockRAM中和偶数采样点源BlockRAM中读出N个奇数采样点和N个偶数采样点；B、将N个奇数采样点和N个偶数采样点合并成2*N个采样点输出；C、将两块BlockRAM的读出地址加1；D、交换奇数采样点源BlockRAM和偶数采样点源BlockRAM。在FPGA内设计适用于图像抽取的缓存逻辑架构及用此架构进行适用于图像抽取的缓存方法，完成图像设备中所需要的图像采样点抽取功能，同时不降低通道带宽，降低图像设备处理压力，但并不降低最终输出图像质量的性能。进一步的，为更好的实现本专利技术所述逻辑方法，所述图像读出逻辑还包括输出抽点后的图像步骤，所述输出抽点后的图像步骤具体包括以下步骤：1）设置一块BlockRAM的起始读出地址为0，另外一块BlockRAM读出地址为1；2）从两块BlockRAM中分别读出N个采样点数据；3）将读出数据按顺去拼合为2*N个采样点数据并输出；4）分别将两块BlockRAM的地址加2。进一步的，为更好的实现本专利技术所述逻辑方法，所述按特定格式存入BlockRAM操作包括以下步骤：（1）向两块BlockRAM中输入2*N点图像数据；（2）将输入图像数据按顺序分为N个奇数采样点和N个偶数采样点；（3）将N个奇数采样点存入奇数点目标BlockRAM中，将N个偶数采样点存入偶数点目标BlockRAM中；（4）将两块BlockRAM的存入地址分别加1；（5）交换奇数点目标BlockRAM和偶数点目标BlockRAM。进一步的，为更好的实现本专利技术所述逻辑方法，所述图像写入逻辑的图像数据写入带宽同图像读出逻辑的图像数据读出带宽相等。本专利技术与现有技术相比，具有以下优点及有益效果：（1）本专利技术能完成图像设备中所需要的图像采样点抽取功能，同时不降低通道带宽，降低图像设备处理压力，但并不降低最终输出图像质量的性能。（2）本专利技术采用图像数据输入与图像数据输出带宽相同的设计方式，以有效实现原始图像数据按抽取方式重新排布写入内存中。（3）本专利技术实现了可根据配置输出采样点抽取的图像或全分辨率的图像。（4）本专利技术在使用时，图像带宽保持不变。（5）本专利技术逻辑简单，在FPGA上可实现较高的性能。附图说明图1为本专利技术所述图像写入逻辑操作的流程示意图。图2为本专利技术所述输出全分辨率图像步骤的流程示意图。图3为本专利技术所述输出抽点后的图像步骤的流程示意图。图4为本专利技术所述FPGA内适用于图像抽取的缓存逻辑架构框图。具体实施方式本申请人自认为
内技术员结合现有公知技术，并根据本申请文件所公开的内容即可实现本专利技术。下面结合实施例对本专利技术作进一步地详细说明，但本专利技术的实施方式不限于此。实施例1：FPGA内适用于图像抽取的缓存逻辑架构，如图4所示，包括FPGA内一组配置为双口模式的BlockRAM，实现图像写入逻辑和图像读出逻辑；所述BlockRAM完成图像数据缓存；所述图像写入逻辑实现图像数据按特定格式存入BlockRAM；所述图像读出逻辑实现按所设置图像输出模式，从BlockRAM中以特定顺序读出并重新排序图像数据，并输出经重新排序的图像数据。图像写入逻辑，是将图像数据按设计要求的排列方式存入BlockRAM，完成图像数据的缓存。当图像数据缓存完毕后，即进行图像数据的输出，此时利用图像读出逻辑完成，图像读出逻辑的处理过程为：从BlockRAM中以特定顺序读出并重新排序图像数据，并输出经重新排序的图像数据，输出时将按照需求分为全分辨率图像输出和抽点后的图像输出（输出1/2采样的点类图像），同时输出时也将不会降低通道带宽，在FPGA内设计适用于图像抽取的缓存逻辑架构及用此架构进行适用于图像抽取的缓存方法，完成图像设备中所需要的图像采样点抽取功能，同时不降低通道带宽，降低图像设备处理压力，但并不降低最终输出图像质量的性能。实施例2：本实施例是在上述实施例的基础上进一步优化，进一步的，为更好的实现本专利技术所述逻辑架构，如图4所示，所述BlockRAM至少为两块，其中一块为BUFF#A，另一块为BUFF#B。图像写入逻辑，是将图像数据按设计要求的排列方式存入BlockRAM，完成图像数据的缓存。在图像数据的缓存过程中，图像数据分为多个固定位宽的数据包输入，当接收到第一个数据包，BUFF#A的输入逻辑取出数据包中奇数点的采样数据存入BUFF#A；同时，BUFF#B的输入逻辑取出数据包中偶数点的采样数据存入BUFF#B。而接收到第二个数据包时，BUFF#A的输入逻辑取出数据包中偶数点的采样数据存入BUFF#A；同时，BUFF#B的输入逻辑取出数据包中奇数点的采样数据存入BUFF#B。这样依次交替轮循，最终，BUFF#A内的数据为奇偶奇偶奇偶交替数据，相反的，BUFF#B内的数据为偶奇偶奇偶奇交替的数据。当图像数据缓本文档来自技高网...

【技术保护点】
FPGA内适用于图像抽取的缓存逻辑架构，其特征在于：包括FPGA内一组配置为双口模式的Block RAM，实现图像写入逻辑和图像读出逻辑；所述Block RAM完成图像数据缓存；所述图像写入逻辑实现图像数据按特定格式存入Block RAM；所述图像读出逻辑实现按所设置图像输出模式，从Block RAM中以特定顺序读出并重新排序图像数据，并输出经重新排序的图像数据。

【技术特征摘要】
1.FPGA内适用于图像抽取的缓存逻辑方法，其特征在于：在FPGA内部配置至少两块具有双口模式的BlockRAM，用于完成图像数据缓存，实现图像写入逻辑和图像读出逻辑；所述图像写入逻辑完成图像数据按特定格式存入BlockRAM操作；所述图像读出逻辑包括输出全分辨率图像步骤，所述输出全分辨率图像步骤具体包括以下步骤：A、分别从奇数采样点源BlockRAM中和偶数采样点源BlockRAM中读出N个奇数采样点和N个偶数采样点；B、将N个奇数采样点和N个偶数采样点合并成2*N个采样点输出；C、将两块BlockRAM的读出地址加1；D、交换奇数采样点源BlockRAM和偶数采样点源BlockRAM；所述图像读出逻辑还包括输出抽点后的图像步骤，所述输出抽点后的图像步骤具体包括以下步骤：1）设置一块BlockRAM的起始读出地址为0，另外一块BlockRAM读出地址...

【专利技术属性】
技术研发人员：周晓军，沙伟康，刘韬，夏欣然，黎露，谢莎，
申请(专利权)人：成都千牛信息技术有限公司，
类型：发明
国别省市：四川;51