基于SoC FPGA的IP业务接入设备制造技术

本实用新型专利技术公开了一种基于SoC FPGA的IP业务接入设备，它涉及基于FPGA架构的集成ARM硬核处理系统的应用装置。它由SoC FPGA、DDR3、QSPI FLASH、千兆PHY芯片，SD卡槽等部分组成。它通过跳线的方式来设定ARM的启动方式，通过设置QSYS文件驱动ARM的千兆网口，以及配置ARM和FPGA之间的数据通路，从而实现FPGA程序远程更新和IP数据路由的目的。该实用新型专利技术具有低功耗、低成本、集成化程度高、高速率、性能稳定可靠的特点，整套电路设备集成于一个小面积印制板上，特别适用于作为卫星通信系统中的IP业务处理器使用。

【技术实现步骤摘要】

本技术涉及一种基于SoC FPGA的IP业务接入设备，特别适用于在卫星通信系统中的IP业务处理。
技术介绍
由于覆盖面广、通信距离远、机动性能优越等特点，卫星通信的应用领域越来越广阔，通过IP接口实现FPGA程序远程更新以及在卫星链路中对IP数据进行路由处理的需求也越来越大，这种IP业务的处理方式对板载CPU提出了更高的要求。然而，在传统的应用场景中，往往使用插装的核心CPU模块实现对IP业务的处理，这种应用往往具有功耗大，抗震性能弱，占用空间大的特点。
技术实现思路
本技术的目的在于基于SoC FPGA组成一种IP业务接入设备，本技术具有低功耗、低成本、集成化程度高、高速率、性能稳定可靠等特点。本技术的目的是这样实现的：基于SoC FPGA的IP业务接入设备，其特征在于：包括第一千兆PHY芯片1、SoC FPGA2、第二千兆PHY芯片3、网桥电路4和调制解调电路5；所述第一千兆PHY芯片1通过千兆以太网接口与外部设备双向连接，第一千兆PHY芯片1的RGMII接口与SoC FPGA2的RGMII接口1双向连接，SoC FPGA2的RGMII接口2与第二千兆PHY芯片3的RGMII接口双向连接，第二千 兆PHY芯片3的千兆以太网接口与网桥电路4的以太网接口双向连接，SoC FPGA2的同步接口3与网桥电路4的同步接口双向连接；SoC FPGA2的同步接口4与调制解调电路5的同步接口双向连接。其中，SoC FPGA2电路包括QSPI FLASH6、SD卡7、跳线电路8、DDR39、25M时钟源10、监控设备11和SoC FPGA芯片12；跳线电路8的输出端口与SoC FPGA芯片12的配置接口5相连接；QSPI FLASH6与SoC FPGA芯片12的SPI接口6双向连接；SD卡7与SoC FPGA芯片12的SPI接口7双向连接；SoC FPGA芯片12的异步串行接口10与监控设备11双向连接；SoC FPGA芯片12的DDR3接口9与DDR39双向连接；时钟源10的输出端口与SoC FPGA芯片12的时钟接口8相连接。本技术与
技术介绍
相比具有如下优点：1.本技术是一种基于SoC FPGA的IP业务接入设备。可接入两路千兆网络数据，对IP数据的进一步选路进行配置，同时具备完善的监控功能，因此在卫星通信系统中得到了广泛的应用。2.本技术集成化程度高，功耗低，性能稳定可靠，能够在较恶劣的环境-10℃～55℃条件下正常工作。3.本技术结构简单，成本低，具有推广应用价值。附图说明图1是本技术的原理方框图。图2是本技术内嵌硬核处理系统的原理图。具体实施方式参照图1至图2，本专利技术包括第一千兆PHY芯片1、SoC FPGA2、第二千兆PHY芯片3、网桥电路4、调制解调电路5、QSPI FLASH6，SD卡7，跳线电路8，DDR39，25M时钟源10、监控设备11和SoC FPGA芯片12组成.图1和图2是本专利技术的原理框图，实施例按图1和图2连接线路；所述千兆PHY芯片1通过千兆以太网接口1连接外部设备，第一千兆PHY芯片1的RGMII接口2与SoC FPGA 2的RGMII接口1相连接，SoC FPGA 2的RGMII接口2与第二千兆PHY芯片3的RGMII接口1相连接，第二千兆PHY芯片3的千兆以太网接口2与网桥电路4的以太网接口1相连接，SoC FPGA 2的同步接口3与网桥电路4的同步接口2相连接；SoC FPGA 2的同步接口4与调制解调电路5的同步接口1相连接。其中，SoC FPGA 2电路包括QSPI FLASH 6、SD卡7、跳线电路8、DDR39、25M时钟源10、监控设备11和SoC FPGA芯片12；跳线电路8与SoC FPGA芯片12的配置接口5相连接；QSPI FLASH 6与SoC FPGA芯片12的SPI接口6相连接；SD卡7与SoC FPGA芯片12的SPI接口7相连接；SoC FPGA芯片12的异步串行接口10与监控设备11相连接；SoC FPGA芯片12的DDR3接口9与DDR39相连接；SoC FPGA芯片12的时钟接口8与时钟源10相连接。本专利技术的简要工作原理如下：本专利技术允许两路千兆网络数据接入，其中一路通过网桥电路转换为同步串行数据，进而接入卫星链路信道。当两个本设备对通时，就可以实现从本地设备的对外IP接口对远端设备中内嵌硬核处理系统的访问，更新远端硬核处理系统所配 置存储设备中存储的FPGA程序，从而实现FPGA程序的远程更新。另外本专利技术中内嵌硬核处理系统可以运行较复杂的算法，对接入系统中的IP数据进行路由配置，从而对IP业务在卫星通信系统中的应用提供很好的支持。基于SoC FPGA的IP业务接入设备的工作过程如下，上电后SoC FPGA2读取跳线电路8的高低电平，从QSPI FLASH6或SD卡7中读取硬核处理系统启动所需的文件，加载文件系统。SoC FPGA2的系统运行在DDR39上，监控设备11对SoC FPGA2的IP接口和IP数据处理模式进行配置。SoC FPGA2的硬核处理系统启动之后，读取存储在QSPI FLASH6或SD卡7中的FPGA目标文件，可以对本FPGA进行程序加载，也可以通过本FPGA的IO接口对本设备中其他板卡的FPGA进行程序加载。本文档来自技高网...

【技术保护点】
基于SoC FPGA的IP业务接入设备，其特征在于：包括第一千兆PHY芯片(1)、SoC FPGA(2)、第二千兆PHY芯片(3)、网桥电路(4)和调制解调电路(5)；所述第一千兆PHY芯片(1)通过千兆以太网接口与外部设备双向连接，第一千兆PHY芯片(1)的RGMII接口与SoC FPGA(2)的RGMII接口1双向连接；SoC FPGA(2)的RGMII接口2与第二千兆PHY芯片(3)的RGMII接口双向连接；第二千兆PHY芯片(3)的千兆以太网接口与网桥电路(4)的以太网接口双向连接；SoC FPGA(2)的同步接口3与网桥电路(4)的同步接口双向连接；SoC FPGA(2)的同步接口4与调制解调电路(5)的同步接口双向连接。

【技术特征摘要】
1.基于SoC FPGA的IP业务接入设备，其特征在于：包括第一千兆PHY芯片(1)、SoC FPGA(2)、第二千兆PHY芯片(3)、网桥电路(4)和调制解调电路(5)；所述第一千兆PHY芯片(1)通过千兆以太网接口与外部设备双向连接，第一千兆PHY芯片(1)的RGMII接口与SoC FPGA(2)的RGMII接口1双向连接；SoC FPGA(2)的RGMII接口2与第二千兆PHY芯片(3)的RGMII接口双向连接；第二千兆PHY芯片(3)的千兆以太网接口与网桥电路(4)的以太网接口双向连接；SoC FPGA(2)的同步接口3与网桥电路(4)的同步接口双向连接；SoC FPGA(2)的同步接口4与调制解调电路(5)的同步接口双向连接。2.根据权利要求1所述...

【专利技术属性】
技术研发人员：季茂胜，左国辉，
申请(专利权)人：中国电子科技集团公司第五十四研究所，
类型：新型
国别省市：河北;13