一种DC-DC变换器轻载高效实现电路制造技术

本发明专利技术公开了一种DC-DC变换器轻载高效实现电路，包括计数器、触发器、时钟产生电路、延迟单元、开关控制逻辑、反相器以及与非门。本发明专利技术通过内置的计数器对轻载模式进行判定，计数值可调节让实际应用时精度更高。进入轻载后延迟单元的存在降低了开关管的切换频率，轻载逻辑信号同时关闭时钟产生电路减小了内部消耗，以此提高了DC-DC变换器的轻载效率，并且对正常工作状态不产生影响。本发明专利技术可应用于BUCK型DC-DC变换器三种轻载控制模式中，结构简单，降低使用成本，安全可靠。

【技术实现步骤摘要】
一种DC-DC变换器轻载高效实现电路
本专利技术涉及一种应用到DC-DC变换器中，通过增加轻载时开关管的导通时间来提高DC-DC变换器效率的电路，属于DC-DC变换器

技术介绍
在日益普及的便携电子产品中，大都采用电池供电，有限的电池容量和产品功能的迅速扩展给电源管理的效率提出越来越高的要求，而集成BUCK型DC-DC变换器在很宽的输入输出电压范围内都可以保持很高的效率，使得它在很多场合成为首选的电源管理器件。BUCK型DC-DC变换器在轻载时有三种控制模式，可以简单分成强制连续模式、跳脉冲模式、突发模式。强制连续模式的电流双向流动，效率最低，纹波最小。通过迟滞比较器检测输出电压的突发模式开关管工作的时间短，效率高，纹波最大。跳脉冲模式工作在DCM模式并跳去一些脉冲，效率和纹波介于上述两种模式之间。以上三种控制模式各有优缺点，不同的应用可以采用不同的选择。图1是同步整流BUCK型DC-DC转换器的拓扑结构，其中Q1上管为主开关管，Q2下管为同步开关管，L1为储能电感，RL为电感串联电阻，C为滤波电容，RC为电容等效串联电阻，R为负载电阻。主开关管Q1在每个周期开始时接通，电感电流通过Q1而上升，输入端VIN的电能转换为磁能储存在电感磁场中，到达一定占空比时Q1关断，电感电流通过同步管Q2进行续流而逐渐下降，磁能转换为电能释放到输出端VOUT，完成一个周期的转换。正是有了电能和磁能之间的相互转换，通过控制磁能释放的路径和时间，实现了电压高低和极性的变换。尽管电感上的电流是随着开关周期在作周期性的变化，但在BUCK型DC-DC正常工作时，其负载电流是等于电感电流的平均值。这种典型的BUCK型DC-DC变换器虽然工作原理简单，所用器件少，成本低，但是该电路也存在一定的问题，主要体现在此时电路中会产生一定的损耗，主要包括控制电路部分损耗，Q1、Q2的导通损耗、开关损耗，驱动Q1、Q2的损耗，死区时间损耗，外部元件损耗等。DC-DC工作在重载时，由于输出功率较大，开关管的导通损耗占主导作用，随着负载电流的降低，导通损耗明显降低，此时开关损耗和内部损耗的影响相对显现。
技术实现思路
本专利技术针对BUCK型DC-DC变换器在轻载时的工作特点，提供一种DC-DC变换器轻载高效实现电路，通过减少轻载时损耗达到有效提高效率的目的。本专利技术可同时应用于三种控制模式中，结构简单，降低使用成本，安全可靠。本专利技术的技术方案如下：一种DC-DC变换器轻载高效实现电路，包括计数器、触发器、时钟产生电路、延迟单元、开关控制逻辑、两个反相器以及五个与非门；计数器的输入端连接PWM信号和时钟信号，输出端连接触发器；触发器的输出端分别接于第一反相器的输入端和第一与非门的一个输入端；所述第一反相器的输出端分别接于第二与非门、第三与非门以及第四与非门的一个输入端；第一与非门的另一个输入端连接PWM信号，输出端连接第五与非门的一个输入端；第二与非门的另一个输入端连接PWM信号，输出端连接时钟产生电路，时钟产生电路输出时钟信号；第三与非门的另一个输入端连接第二反相器的输出端，第二反相器的输入端连接PWM信号，第三与非门的输出端连接延迟单元的输入端，延迟单元的输出端连接第四与非门的另一个输入端，第四与非门的输出端连接第五与非门的另一个输入端，第五与非门的输出端连接开关控制逻辑。本专利技术的有益技术效果是：本专利技术通过内置的计数器对轻载模式进行判定，计数值可调节也让实际应用时精度更高。进入轻载后延迟单元的存在降低了开关管的切换频率，轻载逻辑信号同时关闭时钟产生电路减小了内部消耗，以此提高了DC-DC变换器的轻载效率，并且对正常工作状态不产生影响。本专利技术的优点将在下面具体实施方式部分的描述中给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。附图说明图1是同步整流BUCK型DC-DC拓扑结构图。图2是DC-DC主环路工作逻辑图。图3是本专利技术电路原理图。图4是轻载工作模式时的时序逻辑图。具体实施方式下面结合附图对本专利技术的具体实施方式做进一步说明。在此对本专利技术的核心环节进行阐述。在通常的DC-DC变换器中，开关管为Q1，其导通电阻为RQ1。则当Q1导通时损耗可表示为：PCOND_D1＝IOUT2*RQ1*D(1)其中IOUT指输出负载电流，RQ1指上管Q1的导通电阻，D为占空比。驱动Q1的损耗(也即开关损耗)可表示为：PSWITCH＝QG*VIN*FSW＝CGS1*VGS*VIN*FSW(2)其中CGS1为Q1的寄生栅源电容，VGS为开关管工作时的栅源电压，FSW为开关管的切换频率，VIN为电源电压。内部电路的损耗PIN包括了固定偏置和控制逻辑的消耗。此时总损耗为导通损耗、开关损耗、内部损耗三者之和，可表示为：PTOTAL＝PCOND_Q1+PSWITGH+PIN(3)从式(1)可知，在开关管尺寸和输入输出电压不变的情况下，导通损耗仅取决于输出电流，则若要降低轻载时的总损耗，关键是降低开关损耗和内部损耗，又由式(2)可知，功率管不变的情况下开关损耗依赖于切换频率的大小。而内部损耗包括了稳压电路以及时钟等控制电路的消耗，其中稳压电路部分的损耗较难降低，但控制电路在轻载时可以关闭一部分功能，以达到提高效率的目的。故本专利技术的核心思路是当逻辑控制电路判定DC-DC系统工作于轻载模式时，降低开关管的切换频率，并关闭一部分控制电路。因此本专利技术包括轻载模式的判断电路、开关切换频率调节电路以及轻载下对时钟信号的控制电路。图2为电流模控制的DC-DC主环路在正常工作状态下的逻辑图，而当系统工作在轻载时，开关管关断后输出电压下降较慢，即OUT_EA下降速度变慢，导致PWM信号持续为高的时间变长。本专利技术中的电路实现如图3所示。如图3所示，由计数器对PWM的高电平进行计数，当其持续为高N个CLK周期后(N值随应用可调)判定为轻载。正常工作时，XSELECT信号为高电平，PWM信号通过与非门U1和U5控制开关控制逻辑，延迟单元对其不产生影响。当系统工作在轻载模式时，计数器的输出通过两级触发器后将SELECT信号置为高电平，之后SELECT信号会选通PWM_Delay的信号，使功率管每个周期都多开通一个Delay的时间。当PWM信号变低之后，SELECT信号保持为高，直到PWM_Delay上升沿来到，才关断功率管，功率管关断时会产生一个RESET信号，使用RESET信号将SELECT信号置为0，重新开始计时，当PWM信号再次连续N个周期为高时，SELECT信号再次变高，开始新的周期。在判断负载为轻载时，SELECT信号为高电平，同时PWM信号为高电平，VLIGHT为低电平，它使得时钟产生电路的OSC停止振荡，减小了DC-DC系统的内部损耗。DC-DC系统处于轻载工作模式时的时序逻辑如图4所示。以上所述的仅是本专利技术的优选实施方式，本专利技术不限于以上实施例。可以理解，本领域技术人员在不脱离本专利技术的基本构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
一种DC‑DC变换器轻载高效实现电路，其特征在于，包括计数器、触发器、时钟产生电路、延迟单元、开关控制逻辑、两个反相器以及五个与非门；计数器的输入端连接PWM信号和时钟信号，输出端连接触发器；触发器的输出端分别接于第一反相器的输入端和第一与非门的一个输入端；所述第一反相器的输出端分别接于第二与非门、第三与非门以及第四与非门的一个输入端；第一与非门的另一个输入端连接PWM信号，输出端连接第五与非门的一个输入端；第二与非门的另一个输入端连接PWM信号，输出端连接时钟产生电路，时钟产生电路输出时钟信号；第三与非门的另一个输入端连接第二反相器的输出端，第二反相器的输入端连接PWM信号，第三与非门的输出端连接延迟单元的输入端，延迟单元的输出端连接第四与非门的另一个输入端，第四与非门的输出端连接第五与非门的另一个输入端，第五与非门的输出端连接开关控制逻辑。

【技术特征摘要】
1.一种DC-DC变换器轻载高效实现电路，其特征在于，包括计数器、触发器、时钟产生电路、延迟单元、开关控制逻辑、两个反相器以及五个与非门；计数器的输入端连接PWM信号和时钟信号，输出端连接触发器；触发器的输出端分别接于第一反相器的输入端和第一与非门的一个输入端；所述第一反相器的输出端分别接于第二与非门、第三与非门以及第四与非门的一个输入端；第一与非门的另一个输入端连接PWM信...

【专利技术属性】
技术研发人员：朱波，施家鹏，范建林，陈雁，
申请(专利权)人：无锡新硅微电子有限公司，
类型：发明
国别省市：江苏;32