一种P柱区阶梯掺杂的二维类SJ/RESURF LDMOS器件制造技术

本实用新型专利技术公开了一种P柱区阶梯掺杂的二维类SJ/RESURF LDMOS器件，本实用新型专利技术创新之处在于，用RESURF结构与二维超结结构相结合的漂移区代替常规LDMOS的单一轻掺杂漂移区。如图所示，靠近源极的一侧采用二维横向超结结构，靠近漏极一侧采用RESURF结构。本实用新型专利技术又将变掺杂的思想引入新结构，将漂移区超结中的P柱区进行阶梯掺杂，掺杂浓度由源极到漏极逐渐降低。新型的P柱区阶梯掺杂的二维类SJ/RESURF LDMOS结构可以消除衬底辅助耗尽效应，平衡漂移区的电荷，提高器件击穿电压的同时保持了器件好的导通电阻特性。本实用新型专利技术的思想是从体内调制表面和体内电场，并且体内调制还有不会在表面形成场的突变的优点，因此，热载流子不容易进入其上的场氧中，如此则提高了场氧的可靠性，进而提高了器件的可靠性。此外，新结构制造工艺简单，可进一步降低生产成本。

【技术实现步骤摘要】

本技术属于电子
，特别涉及具有P柱区阶梯掺杂的二维类SJ/RESURF LDMOS半导体功率器件。
技术介绍
LDMOS器件作为多子器件，由于具有良好的关断特性、高的输入阻抗、易于大规模集成电路兼容等优点，在许多领域取代传统的双极器件得到广泛的应用。对于LDMOS优化设计的最重要的目的就是在获得最大击穿电压的同时导通电阻尽可能小。由于此类多子器件导电层掺杂浓度和导电层厚度的乘积等于一常量，因此这两个参数往往是相互矛盾的，高的击穿电压必然带来高的导通电阻。然而，获得理想的击穿电压和比导通电阻性能的折中关键在于漂移区的优化设计。目前，国内外学者针对漂移区的优化提出了多种新结构，如RESURF LDMOS, SOI LDMOS, SJ-LDMOS 等。
技术实现思路
本技术提供了一种解决上述问题的方案，提出了一种可以提高器件耐压却不增加导通电阻的具有P柱区阶梯掺杂的二维类SJ/RESURF LDMOS器件，与三维SJ/RESURFLDMOS器件相比，简化了工艺流程，降低了生产成本。为解决上述技术问题，本技术提供了一种具有P柱区阶梯掺杂的二维类SJ/RESURF LDMOS器件，包括:包括衬底；衬底之上有阱；衬底之上的一侧是低掺杂K型外延区、该N—型外延区内有作为器件漏极的重掺杂注入区，衬底之上另一侧的阱中有沟道区、该沟道区中有重掺杂阱和作为器件源极的重掺杂注入区，衬底之上漏极一侧的低掺杂N—型外延区和衬底之上源极一侧的沟道区之间是P型重掺杂注入区和N型重掺杂注入区，所述P型重掺杂注入区紧贴衬底排列，所述N型重掺杂注入区紧贴P型重掺杂注入区排列，在源极一侧形成超结结构，在漏极一侧形成RESURF结构，所述P型重掺杂注入区为阶梯掺杂，掺杂浓度从源级一侧到漏极一侧逐渐降低；沟道区上是栅氧化层和栅电极，栅电极的两端都在沟道区之上；阱之上为场氧化层。如本说明书附图4:在P型硅衬底10上具有N型阱；衬底之上一侧为低掺杂的N—型外延层11，该N—型外延层11中有一个作为器件漏极的N型重掺杂漏注入区15 ;衬底之上另一侧的阱中具有P型沟道区14 ;沟道区14中具有P型重掺杂阱17和作为器件源极的N型重掺杂注入区16 ;阱中具有N型重掺杂注入区12和由源端到漏端阶梯分布的P型重掺杂注入区13 ;沟道区14上是栅氧化层19和栅电极20，栅电极20的两端都在沟道区14之上；阱之上为场氧化层18。本技术一种具有P柱区阶梯掺杂的二维类SJ/RESURF LDMOS器件，其掺杂类型是，所述硅衬底10、重掺杂注入区13、沟道结构的沟道区14、重掺杂阱17为P型；轻掺杂外延层11、重掺杂注入区12、重掺杂的漏注入区15、重掺杂注入区16为N型。本专利技术的P柱区阶梯掺杂为I阶或I阶以上阶梯掺杂。本技术所述的P柱区阶梯掺杂的二维类SJ/RESURF LDMOS器件按以下步骤制造:步骤1:在P型硅衬底10上生长一定厚度但掺杂浓度较低的轻掺杂外延层，即N—型阱，作为LDMOS的漂移区；步骤2:在轻掺杂的外延层中分别注入重掺杂的P型区13和N型区12 ;步骤3:利用同一窗口，先进行P阱注入硼，通过长时间的退火工艺使杂质向体内扩散，形成一定的结深，然后继续注入主杂质砷形成器件的源级接触16，由于硼比砷扩散快，两次注入扩散的差值就形成了沟道区14 ;步骤4:在阱14中注入重掺杂区P型阱17，在衬底之上一侧的轻掺杂外延层11中离子注入形成重掺杂N型注入区阱15，重掺杂N型注入区阱15则为该LDMOS器件的漏极；步骤5:在硅片表面形成栅氧化层19、场氧化层18和栅电极20。在上述步骤2中，重掺杂的N型区12的深度占轻掺杂的N型外延层的3/10，重掺杂的P型区13的深度占轻掺杂的N型外延层的7/10。在上述步骤2中，重掺杂的N型区12的掺杂浓度为9el5cnT3，重掺杂的P型区13的掺杂浓度从源极到漏极逐渐降低，呈阶梯分布，依次为Pl:5el5Cm_3、P2:3.5e15cm_3、P3:lel5cm3。如图4结构改为N柱区阶梯掺杂，掺杂浓度由源极到漏极逐渐增加，P柱区均匀掺杂则为本技术的变形结构。本技术所述的一种具有P柱区阶梯掺杂的二维类SJ/RESURF LDMOS器件，主要是对漂移区的结构进行的优化设计。较之普通的RESURF LDMOS结构，该器件结构的漂移区由两部分组成，在漂移区的源侧为超结区，漏测为RESURF结构区。与三维的SJ/RESURF LDMOS相比，区别之处在于:本技术提出的新结构超结区由横向的P柱区和N柱区构成，同时，P柱区采用的是阶梯掺杂，掺杂浓度从源侧到漏测逐渐降低。此P柱区采用的原理和主要作用是:在器件反向耐压的时候，根据衬底辅助耗尽效应的机理，P柱区中会出现一些多余电荷，且多余电荷的浓度由源到漏逐渐增加，本技术提出的结构可以充分降低多余电荷的产生，经过对P柱区、N柱区宽度以及掺杂浓度的优化设计，可以使得超结中的P柱区和N柱区之间的电荷达到平衡，减弱衬底辅助衬底辅助耗尽效应对横向超结LDMOS性能的影响。本技术的有益效果:1、P柱区电荷掺杂浓度的阶梯变化的结构可以调制器件的体电场，同时使得P柱区出现多个缓变结，从而在漂移区内部产生多个电场峰值区，进而提高器件的耐压；2、与以往的N柱区阶梯掺杂相比，本文采用的P柱区阶梯掺杂的结构可以提高N柱区掺杂浓度，开态时导通电阻被进一步降低。3、与三维的SJ/RESURF LDMOS结构不同，本技术器件实现工艺简单，可降低生产成本。【附图说明】图1是普通RESURF LDMOS器件的剖面示意图；图2是常规的二维SJ/RESURF LDMOS器件的剖面示意图；图3是本技术一种具有P柱区I阶阶梯掺杂的二维类SJ/RESURF LDMOS器件；图4是本技术一种具有P柱区2阶阶梯掺杂的二维类SJ/RESURF LDMOS器件；标识说明:10-P型硅衬底；11_衬底之上一侧的N—型轻掺杂外延层；12_重掺杂N型注入区；13-重掺杂P型注入区；14-P型沟道；15-N型重掺杂漏注入区；16-N型重掺杂注入区；17_重掺杂P阱；18-场氧化层；19-栅氧化层；20_栅电极；【具体实施方式】下面对本技术的【具体实施方式】作进一步的详细描述。如图4，本技术的具有P柱区阶梯掺杂的二维类SJ/RESURF LDMOS器件为:在P型硅衬底10上具有N型阱；衬底之上一侧为低掺杂的N—型外延层11，该N—型外延层11中有一个作为器件漏极的N型重掺杂漏注入区15 ;衬底之上另一侧的阱中具有P型沟道区14 ;沟道区14中具有P型重掺杂阱17和作为器件源极的N型重掺杂注入区16 ;阱中具有N型重掺杂注入区12和由源端到漏端阶梯分布的P型重掺杂注入当前第1页1 2 本文档来自技高网...

【技术保护点】
一种具有P柱区阶梯掺杂的二维类SJ/RESURF LDMOS器件，其特征在于:包括衬底；衬底之上有阱；衬底之上的一侧是低掺杂N‑型外延区、该N‑型外延区内有作为器件漏极的重掺杂注入区，衬底之上另一侧的阱中有沟道区、该沟道区中有重掺杂阱和作为器件源极的重掺杂注入区，衬底之上漏极一侧的低掺杂N‑型外延区和衬底之上源极一侧的沟道区之间是P型重掺杂注入区和N型重掺杂注入区，所述P型重掺杂注入区紧贴衬底排列，所述N型重掺杂注入区紧贴P型重掺杂注入区排列，在源极一侧形成超结结构，在漏极一侧形成RESURF结构，所述P型重掺杂注入区为阶梯掺杂，掺杂浓度从源级一侧到漏极一侧逐渐降低；沟道区上是栅氧化层和栅电极，栅电极的两端都在沟道区之上；阱之上为场氧化层。

【技术特征摘要】

【专利技术属性】
技术研发人员：俞露露，成建兵，刘雪松，袁晴雯，
申请(专利权)人：南京邮电大学，
类型：新型
国别省市：江苏;32