用于无线电的频率合成器制造技术

本实用新型专利技术公开了用于无线电的频率合成器，包括晶振、单环锁相频率合成器PLL、直接数字频率合成器DDS、EP3C25F324C8芯片、带宽控制电路和环路滤波器，所述晶振和直接数字频率合成器DDS连接，在直接数字频率合成器DDS和单环锁相频率合成器PLL之间依次连接变压器和低通滤波器；所述EP3C25F324C8芯片同时连接单环锁相频率合成器PLL上的寄存器和直接数字频率合成器DDS上的数据输入寄存器；所述单环锁相频率合成器PLL的鉴相器和VCO压控振荡器之间依次串联带宽控制电路和环路滤波器，在VCO压控振荡器上还依次串联放大器和频谱仪。本实用新型专利技术通过上述原理，该频率合成器切换速度快且输出频谱杂散少，便于观察。

【技术实现步骤摘要】

本技术涉及无线电领域，具体地，涉及用于无线电的频率合成器。
技术介绍
目前在高性能的宽带调频发射机和接收机中都需要高质量的本振信号，在接收机中本振信号需要快速扫描才能对接收信号进行准确的分析，载波同步需要大范围的本振信号跳变，这些对频率合成器的设计提出了更高的要求，例如分辨率、转换时间、调频范围、相位噪声等指标。比如在认知无线电网络中，具有认知功能的接入点通过频谱的不间断快速扫描，搜索出当前未被主用户使用的频谱空洞，结合对信道通信环境和质量的认知，自适应地选择最佳的通信信道。如今的频率合成器存在频率切换速度慢、输出频谱杂散较多等缺陷。
技术实现思路
本技术所要解决的技术问题是提供用于无线电的频率合成器，该频率合成器切换速度快且输出频谱杂散少，便于观察。本技术解决上述问题所采用的技术方案是:用于无线电的频率合成器，包括晶振、单环锁相频率合成器PLL、直接数字频率合成器DDS、EP3C25F324C8芯片、带宽控制电路和环路滤波器，所述晶振和直接数字频率合成器DDS连接，在直接数字频率合成器DDS和单环锁相频率合成器PLL之间依次连接变压器和低通滤波器；所述EP3C25F324C8芯片同时连接单环锁相频率合成器PLL上的寄存器和直接数字频率合成器DDS上的数据输入寄存器；所述单环锁相频率合成器PLL的鉴相器和VCO压控振荡器之间依次串联带宽控制电路和环路滤波器，在VCO压控振荡器上还依次串联放大器和频谱仪。晶振提供50MHz时钟源作为DDS的参考频率，DDS的输出频率经变压器和低通滤波器处理后作为PLL的参考信号源，最后经过PLL处理，并通过环路滤波电路的滤波和带宽控制电路的环路带宽处理后输出，其中的EP3C25F324C8芯片提供DDS和PLL的配置数据，该技术通过现有技术即可实现。该直接数字频率合成器DDS芯片采用美国ADI公司的大规模集成芯片AD9851，该芯片的频率控制字在32位，时钟频率达180MHz，电路分辨率高，频率切换速度快。单环锁相频率合成器PLL芯片采用集成芯片ADF4360-7，并且在该单环锁相频率合成器PLL上外加环路滤波器用于持续的滤除直接数字频率合成器DDS频率源传输过来的信号，然后再通过单环锁相频率合成器PLL放大输出。在PLL上还设置带宽控制电路，由于环路带宽越宽，则跳转频率越快，该处带宽控制电路的设计用于控制环路带宽宽度，从而进一步实现频率合成器的快速切换。其中的带宽控制电路采用现有的常规带宽控制电路即可实现。最后对于处理后的信号输出到频谱仪和示波器上进行显示，能方便观察合成频率的情况。该方案综合了直接数字频率合成器DDS和单环锁相频率合成器PLL的优点，克服了其缺点，并进行了优化，提升了频率合成器的性能。进一步的，所述单环锁相频率合成器PLL内部包括R分频器、N分频器、预分频器、VCO压控振荡器、鉴相器和锁定检测器，其中的R分频器、鉴相器和锁定检测器依次连接，R分频器与低通滤波器相连，锁定检测器和示波器相连；其中的预分频器同时连接N分频器、R分频器、寄存器和VCO压控振荡器。其中的R分频器和N分频器中的R为参考分频比，N为主分频比，其大小根据要求输出频率范围确定，比如输出700-800MHZ的频率合成信号则R设置为12，N设置为750。进一步的，所述直接数字频率合成器DDS包括倍乘器、A/D转换器、频率相位控制寄存器和数据输入寄存器，其中的倍乘器同时连接晶振、A/D转换器和频率相位控制寄存器，在频率相位控制寄存器上还连接数据输入寄存器。进一步的，所述频率相位控制寄存器还连接EP3C25F324C8芯片。实现配置数据。进一步的，所述晶振为温补晶振。其振荡频率稳定，可补偿因温度变化产生漂移，性能更稳定。综上，本技术的有益效果是:1、采用直接数字频率合成器DDS的电路分辨率高，频率切换速度快，同时还配合单环锁相频率合成器PLL进行倍频放大后输出，在PLL上还设置环路滤波器用于持续的滤除直接数字频率合成器DDS频率源传输过来的信号，设置带宽控制电路的设计用于控制环路带宽宽度，从而从多方面保证频率合成器的快速切换并输出较少的频谱杂散。2、单环锁相频率合成器PLL上还连接频谱仪和示波器，并在输出信号传输给频谱仪之前还连接放大器，能方便清楚观察输出频率信号的变化情况。【附图说明】图1是本技术的原理框图。【具体实施方式】下面结合实施例及附图，对本技术作进一步地的详细说明，但本技术的实施方式不限于此。实施例1:如图1所示，本技术包括晶振、单环锁相频率合成器PLL、直接数字频率合成器DDS、EP3C25F324C8芯片、带宽控制电路和环路滤波器，所述晶振和直接数字频率合成器DDS连接，在直接数字频率合成器DDS和单环锁相频率合成器PLL之间依次连接变压器和低通滤波器；所述EP3C25F324C8芯片同时连接单环锁相频率合成器PLL上的寄存器和直接数字频率合成器DDS上的数据输入寄存器；所述单环锁相频率合成器PLL的鉴相器和VCO压控振荡器之间依次串联带宽控制电路和环路滤波器，在VCO压控振荡器上还依次串联放大器和频谱仪。晶振提供50MHz时钟源作为DDS的参考频率，DDS的输出频率经变压器和低通滤波器处理后作为PLL的参考信号源，最后经过PLL处理，并通过环路滤波电路的滤波和带宽控制电路的环路带宽处理后输出，其中的EP3C25F324C8芯片提供DDS和PLL的配置数据，该技术通过现有技术即可实现。该直接数字频率合成器DDS芯片采用美国ADI公司的大规模集成芯片AD9851，该芯片的频率控制字在32位，时钟频率达180MHz，电路分辨率高，频率切换速度快。单环锁相频率合成器PLL芯片采用集成芯片ADF4360-7，并且在该单环锁相频率合成器PLL上外加环路滤波器用于持续的滤除直接数字频率合成器DDS频率源传输过来的信号，然后再通过单环锁相频率合成器PLL放大输出。在PLL上还设置带宽控制电路，由于环路带宽越宽，则跳转频率越快，该处带宽控制电路的设计用于控制环路带宽宽度，从而进一步实现频率合成器的快速切换。其中的带宽控制电路采用现有的常规带宽控制电路即可实现。最后对于处理后的信号输出到频谱仪和示波器上进行显示，能方便观察合成频率的情况。该方案综合了直接数字频率合成器DDS和单环锁相频率合成器PLL的优点，克服了其缺点，并进行了优化，提升了频率合成器的性能。实施例2:本实施例在实施例1的基础上优选如下:单环锁相频率合成器PLL内部包括R分频器、N分频器、预分频器、VCO压控振荡器、鉴相器和锁定检测器，其中的R分频器、鉴相器和锁定检测器依次连接，R分频器与低通滤波器相连，锁定检测器和示波器相连；其中的预分频器同时连接N分频器、R分频器、寄存器和VCO压控振荡器。其中的R分频器和N分频器中的R为参考分频比，N为主分频比，其大小根据要求输出频率范围确定，比如输出700-800MHZ的频率合成信号则R设置为12，N设置为750。当EP3C25F324C8芯片发出配置数据信息，该信息传递给数据寄存器，通过数据寄存器分别作用于R分频器、N分频器和预分频器，然后将该数据信息依次传递给鉴相器、宽带控制电路、环路滤波器和VCO压控振荡器处理后经过放大器本文档来自技高网...

【技术保护点】
用于无线电的频率合成器，其特征在于，包括晶振、单环锁相频率合成器PLL、直接数字频率合成器DDS、EP3C25F324C8芯片、带宽控制电路和环路滤波器，所述晶振和直接数字频率合成器DDS连接，在直接数字频率合成器DDS和单环锁相频率合成器PLL之间依次连接变压器和低通滤波器；所述EP3C25F324C8芯片同时连接单环锁相频率合成器PLL上的寄存器和直接数字频率合成器DDS上的数据输入寄存器；所述单环锁相频率合成器PLL的鉴相器和VCO压控振荡器之间依次串联带宽控制电路和环路滤波器，在VCO压控振荡器上还依次串联放大器和频谱仪。

【技术特征摘要】

【专利技术属性】
技术研发人员：王文林，
申请(专利权)人：成都宝通天宇电子科技有限公司，
类型：新型
国别省市：四川;51