一种信息安全访问架构、方法及系统技术方案

本发明专利技术提供一种信息安全访问架构、方法及系统，上述架构包括CPU芯片、多个PCIe交换芯片、PCIe设备；所述CPU芯片通过外部设备快速互联总线即PCIe总线分别与所述多个PCIe交换芯片进行互联；所述多个PCIe交换芯片与所述PCIe设备进行互联。本发明专利技术避免了由于通信链路故障导致无法访问对应的PCIe设备的问题，实现了信息安全访问。

【技术实现步骤摘要】
一种信息安全访问架构、方法及系统
本专利技术属于通信安全控制领域，尤其涉及一种信息安全访问架构、方法及系统。
技术介绍
目前一个CPU(CentraI Proces s ing Uni t,中央处理单兀)芯片通过PCIe(Peripheral Component Interconnect Expres s,外部设备快速互联)总线和PCIe设备互联，如果一个机器有多个CPU芯片互联的情况，每个CPU芯片都会单独的通过PCIe总线和相应的PCIe设备互联。 图1所示为现有技术中CPU芯片与PCIe设备互联结构图，如图1所示:CPU芯片之间通过QPI (Quick Path Interconnect,快速通道互联)总线互联,进行一些数据交换,每个CPU芯片都会单独的通过PCIe总线和相应的PCIe设备互联；但是如果其中一个PCIe总线出现故障，则对应的PCIe设备将无法被正常访问即连接出现故障的PCIe总线的CPU芯片将无法通过该故障PCIe总线对对应的PCIe设备进行正常访问，无法进行数据交换，给通信造成一定的安全隐患。
技术实现思路
本专利技术提供一种信息安全访问架构、方法及系统，以解决上述问题。 本专利技术提供一种信息安全访问架构。上述架构包括CPU芯片、多个PCIe交换芯片、PCIe设备；所述CPU芯片通过外部设备快速互联总线即PCIe总线分别与所述多个PCIe交换芯片进行互联；所述多个PCIe交换芯片与所述PCIe设备进行互联。 本专利技术提供一种信息安全访问方法，包括以下步骤:多个CPU芯片分别通过对应的PCIe交换芯片与多个PCIe设备进行信息交互； 所述PCIe交换芯片与某个PCIe设备之间连接的通信链路发生故障时，则与发生故障的通信链路连接的PCIe交换芯片所对应的CPU芯片通过与该PCIe设备未发生故障的通信链路连接的PCIe交换芯片，与该PCIe设备进行信息交互。 本专利技术还提供了一种信息安全访问系统，包括多个CPU芯片、多个PCIe交换芯片、多个PCIe设备；所述多个CPU芯片之间通过快速通道互联总线即QPI总线互联，进行信息交互；所述多个CPU芯片通过各自的外部设备快速互联总线即PCIe总线分别与对应的PCIe交换芯片进行互联，进行信息交互；所述多个PCIe交换芯片分别与所述多个PCIe设备进行互联，进行信息交互。 相较于先前技术，根据本专利技术提供的一种信息安全访问架构、方法及系统，通过以下方案:CPU芯片、多个PCIe交换芯片、PCIe设备；所述CPU芯片通过外部设备快速互联总线即PCIe总线分别与所述多个PCIe交换芯片进行互联；所述多个PCIe交换芯片与所述PCIe设备进行互联；避免了由于通信链路故障导致无法访问对应的PCIe设备的问题，实现了信息安全访问。 【附图说明】 此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中: 图1所示为现有技术中CPU芯片与PCIe设备互联示意图； 图2所示为本专利技术实施例1的CPU芯片、PCIe交换芯片、PCIe设备互联示意图； 图3所示为本专利技术实施例2的信息安全访问方法处理流程图； 图4所示为本专利技术实施例3的信息安全访问方法处理流程图。 【具体实施方式】 下文中将参考附图并结合实施例来详细说明本专利技术。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。 图2所示为本专利技术实施例1的CPU芯片、PCIe交换芯片、PCIe设备互联示意图，包括CPU芯片A、CPU芯片B ；PCIe交换芯片M(与CPU芯片A对应)、PCIe交换芯片N(与CPU芯片B对应);PCIe设备1、PCIe设备2、PCIe设备3、PCIe设备4、PCIe设备5、PCIe设备6、PCIe 设备 7、PCIe 设备 8。 CPU芯片A、CPU芯片B之间通过QPI总线互联，进行数据交互;CPU芯片A、CPU芯片B通过各自的PCIe总线分别与PCIe交换芯片M、PCIe交换芯片N进行互联；PCIe交换芯片M、PCIe交换芯片N分别与PCIe设备1、PCIe设备2、PCIe设备3、PCIe设备4、PCIe设备5、PCIe设备6、PCIe设备7、PCIe设备8互联即PCIe设备1、PCIe设备2、PCIe设备3、PCIe设备4、PCIe设备5、PCIe设备6、PCIe设备7、PCIe设备8分别与PCIe交换芯片M、PCIe交换芯片N互联。 结合图2所示的示意图，对图3所示的本专利技术实施例2的信息安全访问方法处理流程图进行说明，上述方法包括以下步骤: 步骤301 =CPU芯片A、CPU芯片B分别通过对应的PCIe交换芯片M、PCIe交换芯片N与PCIe设备l、PCIe设备2、PCIe设备3、PCIe设备4、PCIe设备5、PCIe设备6、PCIe设备7、PCIe设备8进行信息交互； 步骤302 =PCIe交换芯片M与PCIe设备I之间连接的通信链路I发生故障时，则CPU芯片A通过PCIe交换芯片N与PCIe设备I之间连接的通信链路2与PCIe设备I进行信息交互； 步骤303:若CPU芯片A与PCIe交换芯片N之间的通信链路Q发生故障，则CPU芯片A通过QPI总线与CPU芯片B进行信息交互； 步骤304 =CPU芯片B通过PCIe交换芯片N与PCIe设备I之间的通信链路2与PCIe设备I进行信息交互。 图4所示为本专利技术实施例3的信息安全访问方法处理流程图，包括以下步骤: 步骤401:多个CPU芯片分别通过对应的PCIe交换芯片与多个PCIe设备进行信息交互； 步骤402:所述PCIe交换芯片与某个PCIe设备之间连接的通信链路发生故障时，则与发生故障的通信链路连接的PCIe交换芯片所对应的CPU芯片通过与该PCIe设备未发生故障的通信链路连接的PCIe交换芯片，与该PCIe设备进行信息交互； 步骤403:与发生故障的通信链路连接的PCIe交换芯片所对应的CPU芯片与该PCIe设备未发生故障的通信链路连接的PCIe交换芯片之间的通信链路发生故障，则发生故障的通信链路连接的PCIe交换芯片所对应的CPU芯片与该PCIe设备未发生故障的通信链路连接的PCIe交换芯片所对应的CPU芯片通过QPI总线进行信息交互； 步骤404:该PCIe设备未发生故障的通信链路连接的PCIe交换芯片所对应的CPU芯片通过该PCIe交换芯片与该PCIe设备进行信息交互。 本专利技术还提供了一种信息安全访问系统，包括多个CPU芯片、多个PCIe交换芯片、多个PCIe设备；所述多个CPU芯片之间通过快速通道互联总线即QPI总线互联，进行信息交互；所述多个CPU芯片通过各自的外部设备快速互联总线即PCIe总线分别与对应的PCIe交换芯片进行互联，进行信息交互；所述多个PCIe交换芯片分别与所述多个PCIe设备进行互联，进行信息交互。 其中，所述多个CPU芯片，用于分别通过对应的PCIe交换芯片与多个PCIe设备进行信息交互； 所述PCIe交换芯片与某个PCIe设备之间连接的通信链路发生故障时，则与发生故障的通信链路连接的PCIe本文档来自技高网...

【技术保护点】
一种信息安全访问架构，其特征在于，包括CPU芯片、多个PCIe交换芯片、PCIe设备；所述CPU芯片通过外部设备快速互联总线即PCIe总线分别与所述多个PCIe交换芯片进行互联；所述多个PCIe交换芯片与所述PCIe设备进行互联。

【技术特征摘要】
1.一种信息安全访问架构，其特征在于，包括CPU芯片、多个PCIe交换芯片、PCIe设备；所述CPU芯片通过外部设备快速互联总线即PCIe总线分别与所述多个PCIe交换芯片进行互联；所述多个PCIe交换芯片与所述PCIe设备进行互联。2.根据权利要求1所述的方法，其特征在于:所述PCIe设备为I个或多个。3.根据权利要求2所述的方法，其特征在于:若CPU芯片为多个，PCIe设备为多个，则所述多个CPU芯片之间通过快速通道互联总线即QPI总线互联；所述多个CPU芯片通过各自的外部设备快速互联总线即PCIe总线分别与对应的PCIe交换芯片进行互联；所述多个PCIe交换芯片分别与所述多个PCIe设备进行互联。4.一种应用于权利要求3所述架构的方法，其特征在于，包括以下步骤: 多个CPU芯片分别通过对应的PCIe交换芯片与多个PCIe设备进行信息交互； 所述PCIe交换芯片与某个PCIe设备之间连接的通信链路发生故障时，则与发生故障的通信链路连接的PCIe交换芯片所对应的CPU芯片通过与该PCIe设备未发生故障的通信链路连接的PCIe交换芯片，与该PCIe设备进行信息交互。5.根据权利要求4所述的方法，其特征在于:与发生故障的通信链路连接的PCIe交换芯片所对应的CPU芯片与该PCIe设备未发...

【专利技术属性】
技术研发人员：宗艳艳，贡维，
申请(专利权)人：浪潮北京电子信息产业有限公司，
类型：发明
国别省市：北京;11