本发明专利技术涉及一种移位寄存器单元、栅极驱动电路及显示装置，所述移位寄存器单元包括上拉模块、输出模块和下拉模块，所述上拉模块用于导通输出模块，所述输出模块用于在导通时将第一时钟信号作为栅极驱动信号输出，所述下拉模块用于关闭所述上拉模块和/或输出模块，所述输出模块包括多个输出线路，每个输出线路上设有一个驱动晶体管，所述驱动晶体管的栅极与所述上拉模块连接，第一极用于输入第一时钟信号，第二极用于输出栅极驱动信号；至少一个输出线路上设有开关器件，用于使所述输出线路导通或关闭。上述移位寄存器单元可以避免栅极驱动信号的驱动能力不足或驱动能力较大，以及由此而因此的显示装置显示异常的问题。
【技术实现步骤摘要】
【专利摘要】本专利技术涉及一种移位寄存器单元、栅极驱动电路及显示装置，所述移位寄存器单元包括上拉模块、输出模块和下拉模块，所述上拉模块用于导通输出模块，所述输出模块用于在导通时将第一时钟信号作为栅极驱动信号输出，所述下拉模块用于关闭所述上拉模块和/或输出模块，所述输出模块包括多个输出线路，每个输出线路上设有一个驱动晶体管，所述驱动晶体管的栅极与所述上拉模块连接，第一极用于输入第一时钟信号，第二极用于输出栅极驱动信号；至少一个输出线路上设有开关器件，用于使所述输出线路导通或关闭。上述移位寄存器单元可以避免栅极驱动信号的驱动能力不足或驱动能力较大，以及由此而因此的显示装置显示异常的问题。【专利说明】一种移位寄存器单元、栅极驱动电路及显示装置
本专利技术涉及液晶显示
，具体地，涉及一种移位寄存器单元、包括上述移位寄存器单元的栅极驱动电路以及包括上述栅极驱动电路的显示装置。
技术介绍
随着薄膜晶体管液晶显不器(ThinFilm Transistor Liquid Crystal Display)向高集成度、低成本方向发展，出现了阵列基板行驱动(Gate-driver on Array,简称GOA)技术，即在阵列基板上制备栅极驱动电路，以在材料成本和制作工艺上降低产品的成本。 栅极驱动电路包括多级移位寄存器单元，每级移位寄存器单元用于向阵列基板上的一行栅极线输出栅极驱动信号。图1为现有的栅极驱动电路的移位寄存器单元的示意图；图2为通入图1所示移位寄存器单元中的各信号的时序图。如图1和图2所示，栅极驱动电路制备在阵列基板上，其每级移位寄存器单元I包括上拉模块、输出模块和下拉模块，上拉模块用于通过上拉节点PU控制输出模块导通，输出模块用于在导通时将第一时钟信号CLK作为栅极驱动信号输出，下拉模块用于通过下拉节点ro控制上拉模块和/或输出模块关闭。其中，上拉模块包括第一晶体管201、第二晶体管202、第七晶体管207和第一电容Cl，输出模块包括第三晶体管203、第四晶体管204和信号输出端OUTPUT，下拉模块包括第九晶体管209、第五晶体管205、第八晶体管208、第六晶体管206、第十晶体管210和第i^一晶体管211。上述第一晶体管201?第十一晶体管211以及第一电容Cl的连接关系如图1所示。在上述移位寄存器单元中，除通入CLK信号作为栅极驱动信号输出外，还通入CLKB信号作为第二时钟信号，通入STV信号作为起始信号，通入STVl信号作为校正信号，通入RESET信号作为复位信号，通入VGL信号作为低电压信号。 在上述移位寄存器单元中，各晶体管(主要是第三晶体管)的有源层的尺寸大小是影响TFT LCD显示效果的关键因素；若第三晶体管中有源层的尺寸过小，可能会使得移位寄存器单元的驱动能力不足，特别是在低温情况下，载流子迁移率降低，更容易导致移位寄存器单元的驱动能力不足，进而导致TFT LCD显示异常；而在第三晶体管中有源层的尺寸过大的情况下，当CLK为高电平时，会与上拉节点I3U耦合，拉高上拉节点I3U的电压，导致移位寄存器单元向外输出多重信号(Multi output)，从而导致TFT IXD显示异常。
技术实现思路
本专利技术旨在至少解决现有技术中存在的技术问题之一，提出了一种移位寄存器单元、栅极驱动电路及显示装置，所述移位寄存器单元可以调节其向外输出的栅极驱动信号的驱动能力，从而可以避免移位寄存器单元出现驱动能力不足或者驱动能力较大，以及由此而引起的显示装置显示异常的问题。 为实现本专利技术的目的而提供一种移位寄存器单元，包括上拉模块、输出模块和下拉模块，所述上拉模块用于导通输出模块，所述输出模块用于在导通时将第一时钟信号作为栅极驱动信号输出，所述下拉模块用于关闭所述上拉模块和/或输出模块，所述输出模块包括多个输出线路，每个输出线路上设有一个驱动晶体管，所述驱动晶体管的栅极与所述上拉模块连接，第一极用于输入第一时钟信号，第二极用于输出栅极驱动信号；至少一个输出线路上设有开关器件，用于使所述输出线路导通或关闭。 其中，所述输出模块中，仅一个输出线路上不设有开关器件。 其中，所述输出模块中，所有输出线路上均设有开关器件。 其中，所述开关器件为开关晶体管。 其中，所述开关晶体管的栅极与开关信号端连接，第一极和第二极用于将第一时钟信号引入到开关晶体管所在输出线路上驱动晶体管的第一极，或者用于将开关晶体管所在输出线路上驱动晶体管的第二极输出的栅极驱动信号输出。 其中，所述开关晶体管的栅极与开关信号端连接，第一极与所述上拉模块连接，第二极与开关晶体管所在输出线路上驱动晶体管的栅极连接。 其中，每个具有开关晶体管的输出线路上设有第二电容，所述第二电容的一端与开关信号端连接，另一端与所述输出线路上驱动晶体管的栅极连接。 其中，所述输出线路的数量为2?10个。 作为另一个技术方案，本专利技术还提供一种栅极驱动电路，包括多级移位寄存器单元，所述移位寄存器单元采用本专利技术提供的上述移位寄存器单元。 作为另一个技术方案，本专利技术还提供一种显示装置，包括阵列基板及栅极驱动电路，所述阵列基板上制备有多个薄膜晶体管，所述栅极驱动电路用于驱动所述多个薄膜晶体管开启或关闭，所述栅极驱动电路采用本专利技术提供的上述栅极驱动电路。 本专利技术具有以下有益效果: 本专利技术提供的移位寄存器单元，可以通过开关器件控制相应的输出线路导通或关闭，调节输出模块输出的电压值，即栅极驱动信号的驱动能力，从而避免出现栅极驱动信号的驱动能力不足，以及由此而引起的显示装置显示异常的问题，还可以避免栅极驱动信号的驱动能力较大，以及由此而导致的输出模块输出多重信号，显示装置显示异常的问题。 本专利技术提供的栅极驱动电路，其采用本专利技术提供的上述移位寄存器单元，可以避免出现栅极驱动信号的驱动能力不足，以及由此而引起的显示装置显示异常的问题，还可以避免栅极驱动信号的驱动能力较大，以及由此而导致的输出模块输出多重信号，显示装置显示异常的问题。 本专利技术提供的显示装置，采用本专利技术提供的上述栅极驱动电路，可以避免由于栅极驱动信号的驱动能力不足或驱动能力较大引起的显示装置显示异常的问题。 【专利附图】【附图说明】 附图是用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与下面的【具体实施方式】一起用于解释本专利技术，但并不构成对本专利技术的限制。在附图中: 图1为为现有的栅极驱动电路的移位寄存器单元的示意图； 图2为通入图1所不移位寄存器中的各彳目号的时序图； 图3为本专利技术提供的移位寄存器单元的第一种实施方式的示意图； 图4为输入到图3所示移位寄存器中的各信号的时序图； 图5为本专利技术提供的移位寄存器单元的第二种实施方式的示意图。 其中，附图标记: 201:第一晶体管；202:第二晶体管；203:第三晶体管；204:第四晶体管；205 ■?第五晶体管；206:第六晶体管；207:第七晶体管；208:第八晶体管；209:第九晶体管；210:第十晶体管；211第十一晶体管；212:第十二晶体管；213:第十三晶体管；214:第十四晶体管；215:第十五晶体管；300:信号输出端；301:起始信号端；302:复位信号端；303:低本文档来自技高网...
【技术保护点】
一种移位寄存器单元，包括上拉模块、输出模块和下拉模块，所述上拉模块用于导通输出模块，所述输出模块用于在导通时将第一时钟信号作为栅极驱动信号输出，所述下拉模块用于关闭所述上拉模块和/或输出模块，其特征在于，所述输出模块包括多个输出线路，每个输出线路上设有一个驱动晶体管，所述驱动晶体管的栅极与所述上拉模块连接，第一极用于输入第一时钟信号，第二极用于输出栅极驱动信号；至少一个输出线路上设有开关器件，用于使所述输出线路导通或关闭。
【技术特征摘要】
【专利技术属性】
技术研发人员：汪锐，尚飞，李少茹，王武，
申请(专利权)人：重庆京东方光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：重庆;85
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。