移位寄存器单元及驱动方法、栅极驱动电路及显示器件技术

本发明专利技术实施例提供移位寄存器单元及驱动方法、栅极驱动电路及显示器件，涉及显示技术领域，能够在移位寄存器单元的非工作时间，使得与所述移位寄存器单元相对应的栅线一直保持无输出的状态。该移位寄存器单元包括输入模块、上拉模块、下拉控制模块、第一下拉模块、第二下拉模块以及复位模块。

【技术实现步骤摘要】
移位寄存器单元及驱动方法、栅极驱动电路及显示器件
本专利技术涉及显示
，尤其涉及一种移位寄存器单元及驱动方法、栅极驱动电路及显示器件。
技术介绍
液晶显示器(Liquid Crystal Display,简称LCD)具有低福射、体积小及低耗能等优点，被广泛地应用在笔记本电脑、平面电视或移动电话等电子产品中。液晶显示器是由位于水平和垂直两个方向的像素矩阵交错构成，当液晶显示器进行显示时，数据驱动电路可以将输入的显示数据及时钟信号定时顺序锁存，转换成模拟信号后输入到液晶面板的数据线，栅级驱动电路则可以将输入的时钟信号经过移位寄存器转换成控制像素开启/关断的电压，并逐行施加到液晶面板的栅级线上。 为了进一步降低液晶显示器产品的生产成本，现有的栅极驱动电路常采用GOA(Gate Driver on Array,阵列基板行驱动)设计将TFT (Thin Film Transistor,薄膜场效应晶体管)栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动，从而可以省掉栅极驱动集成电路部分，其不仅可以从材料成本和制作工艺两方面降低产品成本，而且显示面板可以做到两边对称和窄边框的美观设计。这种利用GOA技术集成在阵列基板上的棚极开关电路也称为GOA电路或移位寄存器电路。 现有的GOA电路中，需要TFT的开启或关断来实现对应行的栅线的打开或关闭。具体的，可以通过信号输入端向GOA电路中的TFT输入控制信号使得TFT关断，从而控制该TFT对应行的栅线无信号输出。然而，当该控制信号为交流方波时，会使得TFT的关断状态出现间隙，从而不能保证该TFT对应行的栅线在非输出阶段一直保持无输出的状态。如果采用直流信号来控制TFT关断时，虽然可以避免上述间隙的产生，但是长时间处于该直流高电平会的TFT会产生阈值电压漂移，降低TFT的使用寿命，最终导致TFT无法正常开启，从而降低TFT以及GOA电路的稳定性。
技术实现思路
本专利技术的实施例提供一种移位寄存器单元及驱动方法、栅极驱动电路及显示器件，能够在移位寄存器单元的非工作时间，使得与所述移位寄存器单元相对应的栅线一直保持无输出的状态。 为达到上述目的，本专利技术的实施例采用如下技术方案: 本专利技术实施例的一方面，提供一种移位寄存器单兀，包括:输入模块、上拉模块、下拉控制模块、第一下拉模块、第二下拉模块以及复位模块； 所述输入模块，分别连接第一信号输入端、第一电压端、上拉控制节点，用于根据所述第一信号输入端输入的信号控制所述上拉控制节点的电位； 所述上拉模块，分别连接第一时钟信号端、所述上拉控制节点以及本级信号输出端，用于在所述上拉控制节点的控制下使得所述本级信号输出端输出所述第一时钟信号端的信号； 所述下拉控制模块，分别连接所述第一时钟信号端、第二时钟信号端、所述上拉控制节点、第一下拉控制节点、第二下拉控制节点以及第二电压端；用于通过所述上拉控制节点的电位、以及所述第一时钟信号端和所述第二时钟信号端输入的信号，控制所述第一下拉控制节点和所述第二下拉控制节点的电位； 所述第一下拉模块，分别连接所述第一下拉控制节点、所述第二电压端、所述上拉控制节点以及所述本级信号输出端；用于在所述第一下拉控制节点的控制下分别将所述上拉控制节点的电位和所述本级信号输出端输出的信号下拉为低电平； 所述第二下拉模块，分别连接所述第二下拉控制节点、所述第二电压端、所述上拉控制节点以及所述本级信号输出端；用于在所述第二下拉控制节点的控制下分别将所述上拉控制节点的电位和所述本级信号输出端输出的信号下拉为低电平； 所述复位模块，分别连接第二信号输入端、所述上拉控制节点以及第三电压端；用于根据所述第二信号输入端输入的信号复位所述上拉控制节点的电位。 本专利技术实施例的另一方面，提供一种栅极驱动电路，包括多级如上所述的任意一种移位寄存器单元； 除第一级移位寄存器单元外，其余每个移位寄存器单元的第一信号输入端与其相邻的上一级移位寄存器单元的本级信号输出端相连接； 除最后一级移位寄存器单元外，其余每个移位寄存器单元的第二信号输入端与其相邻的下一级移位寄存器单元的本级信号输出端相连接。 本专利技术实施例的又一方面，提供一种显示器件包括如上所述的任意一种栅极驱动电路。 本专利技术实施例的又一方面，提供一种移位寄存器单元的驱动方法，包括: 第一阶段，输入模块通过第一信号输入端输入的信号将上拉控制节点的电位拉升至第一电压端的电压，通过上拉模块将所述第一电压端的电压进行存储； 第二阶段，所述上拉控制节点控制所述上拉模块将所述第一时钟信号端输入的信号提供至本级信号输出端；下拉控制模块将第一下拉控制节点和第二下拉控制节点的电位下拉至第二电压端的电压； 第三阶段，复位模块通过第二信号输入端输入的信号将所述上拉控制节点的电位拉低至第三电压端的电压； 所述下拉控制模块通过第二时钟信号端将所述第一下拉控制节点的电位上拉至所述第一电压端的电压；所述第一下拉控制节点通过第一下拉模块将所述上拉控制节点的电位以及所述本级信号输出端的输出信号下拉至所述第二电压端的电压； 第四阶段，所述下拉控制模块通过所述第一时钟信号端将所述第二下拉控制节点的电位上拉至所述第一电压端的电压；所述第二下拉控制节点通过第二下拉模块将所述上拉控制节点的电位以及所述本级信号输出端的输出信号下拉至所述第二电压端的电压； 第五阶段，所述下拉控制模块通过所述第二时钟信号端将所述第一下拉控制节点的电位上拉至所述第一电压端的电压；所述第一下拉控制节点通过所述第一下拉模块将所述上拉控制节点的电位以及所述本级信号输出端的输出信号下拉至所述第二电压端的电压。 本专利技术实施例提供一种移位寄存器单元及驱动方法、栅极驱动电路及显示器件。该移位寄存器单元包括输入模块、上拉模块、下拉控制模块、第一下拉模块、第二下拉模块以及复位模块。在移位寄存器单元的非工作时间，通过第一下拉模块和第二下拉模块交替将与它们相连接的上拉模块的输出电压下拉至低电平，从而使得与所述移位寄存器单元相对应的栅线能够保持无输出的状态。 【附图说明】 为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。 图1为本专利技术实施例提供的一种移位寄存器单元的结构示意图； 图2为本专利技术实施例提供的一种栅极驱动电路的结构示意图； 图3为本专利技术实施例提供的另一种移位寄存器单元的结构示意图； 图4为本专利技术实施例提供的另一种移位寄存器单元的结构示意图； 图5为本专利技术实施例提供的一种移位寄存器单元的信号时序图； 图6为本专利技术实施例提供的又一种移位寄存器单元的结构示意图。 【具体实施方式】 下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。 本专利技术实本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，包括：输入模块、上拉模块、下拉控制模块、第一下拉模块、第二下拉模块以及复位模块；所述输入模块，分别连接第一信号输入端、第一电压端、上拉控制节点，用于根据所述第一信号输入端输入的信号控制所述上拉控制节点的电位；所述上拉模块，分别连接第一时钟信号端、所述上拉控制节点以及本级信号输出端，用于在所述上拉控制节点的控制下使得所述本级信号输出端输出所述第一时钟信号端的信号；所述下拉控制模块，分别连接所述第一时钟信号端、第二时钟信号端、所述上拉控制节点、第一下拉控制节点、第二下拉控制节点以及第二电压端；用于通过所述上拉控制节点的电位、以及所述第一时钟信号端和所述第二时钟信号端输入的信号，控制所述第一下拉控制节点和所述第二下拉控制节点的电位；所述第一下拉模块，分别连接所述第一下拉控制节点、所述第二电压端、所述上拉控制节点以及所述本级信号输出端；用于在所述第一下拉控制节点的控制下分别将所述上拉控制节点的电位和所述本级信号输出端输出的信号下拉为低电平；所述第二下拉模块，分别连接所述第二下拉控制节点、所述第二电压端、所述上拉控制节点以及所述本级信号输出端；用于在所述第二下拉控制节点的控制下分别将所述上拉控制节点的电位和所述本级信号输出端输出的信号下拉为低电平；所述复位模块，分别连接第二信号输入端、所述上拉控制节点以及第三电压端；用于根据所述第二信号输入端输入的信号复位所述上拉控制节点的电位。...

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括:输入模块、上拉模块、下拉控制模块、第一下拉模块、第二下拉模块以及复位模块； 所述输入模块，分别连接第一信号输入端、第一电压端、上拉控制节点，用于根据所述第一信号输入端输入的信号控制所述上拉控制节点的电位； 所述上拉模块，分别连接第一时钟信号端、所述上拉控制节点以及本级信号输出端，用于在所述上拉控制节点的控制下使得所述本级信号输出端输出所述第一时钟信号端的信号; 所述下拉控制模块，分别连接所述第一时钟信号端、第二时钟信号端、所述上拉控制节点、第一下拉控制节点、第二下拉控制节点以及第二电压端；用于通过所述上拉控制节点的电位、以及所述第一时钟信号端和所述第二时钟信号端输入的信号，控制所述第一下拉控制节点和所述第二下拉控制节点的电位； 所述第一下拉模块，分别连接所述第一下拉控制节点、所述第二电压端、所述上拉控制节点以及所述本级信号输出端；用于在所述第一下拉控制节点的控制下分别将所述上拉控制节点的电位和所述本级信号输出端输出的信号下拉为低电平； 所述第二下拉模块，分别连接所述第二下拉控制节点、所述第二电压端、所述上拉控制节点以及所述本级信号输出端；用于在所述第二下拉控制节点的控制下分别将所述上拉控制节点的电位和所述本级信号输出端输出的信号下拉为低电平； 所述复位模块，分别连接第二信号输入端、所述上拉控制节点以及第三电压端；用于根据所述第二信号输入端输入的信号复位所述上拉控制节点的电位。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入模块包括: 第一晶体管，其第一极连接所述第一电压端，栅极连接所述第一信号输入端，第二极与所述上拉控制节点相连接。3.根据权利要求2所述的移位寄存器单元，其特征在于，所述上拉模块包括: 第二晶体管，其第一极连接所述第一时钟信号端，栅极连接所述上拉控制节点，第二极与所述本级信号输出端相连接； 电容，其一端与所述第二晶体管的栅极相连接，另一端连接所述本级信号输出端。4.根据权利要求3所述的移位寄存器单元，其特征在于，所述下拉控制模块包括: 第三晶体管，其第一极和栅极连接所述第二时钟信号端，第二极与所述第一下拉控制节点相连接； 第四晶体管，其第一极和栅极连接所述第一时钟信号端，第二极与所述第二下拉控制节点相连接； 第五晶体管，其第一极连接所述第一下拉控制节点，栅极连接所述上拉控制节点，第二极与所述第二电压端相连接； 第六晶体管，其第一极连接所述第二下拉控制节点，栅极连接所述上拉控制节点，第二极与所述第二电压端相连接。5.根据权利要求4所述的移位寄存器单元，其特征在于，所述第一下拉模块包括: 第七晶体管，其第一极连接所述上拉控制节点，栅极连接所述第一下拉控制节点，第二极与所述第二电压端相连接； 第八晶体管，其第一极连接所述本级信号输出端，栅极连接所述第一下拉控制节点，第二极...

【专利技术属性】
技术研发人员：庞凤春，马磊，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方光电科技有限公司，
类型：发明
国别省市：北京;11