高分辨率CMOS图像传感器制造技术

本发明专利技术公开了一种CMOS图像传感器，包括多个独立且并行工作的图像传感器单元，每个图像传感器单元包括一个像素单元和一个数据处理及输出单元。每个像素单元包括一个由多个像素组成的像素阵列；每个数据处理及输出单元包括控制像素选中和输出的第一控制模块、与像素阵列的行数对应的多个双采样模块、控制双采样模块对像素信号读取和输出的第二控制模块，多个用于根据由数模转换模块产生的斜率信号对各双采样模块输出的信号进行模数转换的列级比较器模块，多个将转换的数字信号串行输出的移位寄存器模块以及将移位寄存器模块输出的信号推送至外部的高速数据接口模块。本发明专利技术能够在实现超大像素的同时降低CMOS图像传感器后方数据处理压力。

【技术实现步骤摘要】
高分辨率CMOS图像传感器
本专利技术涉及图像传感器领域，特别涉及一种高分辨率的多通道CMOS图像传感器。
技术介绍
图像传感器是组成数字摄像头的重要组成部分。根据元件的不同，可分为CXD和CMOS两大类。CMOS传感器获得广泛应用的一个前提是其所拥有的较高灵敏度、较短曝光时间和日渐缩小的像素尺寸。 通常来说，CMOS图像传感器的数据输出帧率是与像素大小成反比的，也就是说，对于超大分辨率的CMOS图像传感器来说(如超过5000万像素)，通常帧率也非常低，一般小于I秒钟一帧。 但是对于某些特殊应用来说，超大分辨率的CMOS图像传感器却需要具备足够高的帧率，例如，在某些航拍CIS拍摄的应用中，由于需要捕捉高精度的地面分辨率，通常需要具备非常高的CMOS图像传感器分辨率。而由于航拍应用中飞行器通常在高速运动中，因此，需要CMOS图像传感器的帧率也较高，至少达到每秒钟5?10帧，这样才能在高速运动情况下，高效记录地面航拍效果。 由于CMOS工艺具备高度集成的特点，可以在一颗芯片上集成像素部分和数字处理电路部分，因此非常适用于有效提高图像传感器的帧率。所以，超高帧率的超大像素CMOS图像传感器是目前超大像素传感器
研究的重点。 现有的超高帧率的CMOS图像传感器通常是采用单通道数据输出架构，如果要实现6400万超高像素下每秒钟10帧以上的数据流能力，意味着每秒钟需要传输64M*10 =640M个像素，每秒钟6.4亿个像素的吞吐量显然是非常巨大的，将会对后端数字信号处理器带来极大的压力。
技术实现思路
本专利技术的主要目的在于克服现有技术的缺陷，提供一种超高分辨率的CMOS图像传感器，不仅可以实现高帧率的数据流能力，并且能大幅降低像素信号处理的压力。 为达成上述目的，本专利技术提供一种CMOS图像传感器，包括多个独立且并行工作的图像传感器单元，每个所述图像传感器单元包括一个像素单元和一个数据处理及输出单元，各所述图像传感器单元的像素单元两两相邻设置且各所述数据处理及输出单元设置于各所述像素单元的外围。其中，每一所述像素单元包括一个由多个像素组成的像素阵列。每一所述数据处理及输出单元包括:第一控制模块，用于选中所述像素阵列的像素、控制所述像素阵列中同一列的像素的信号并行输出且控制同一行的像素的信号以预定顺序输出；多个双采样模块，对应所述像素阵列的各行配置，用于分别读取所述像素阵列各行的像素的信号并输出；数模转换模块，产生一表征数字信号与模拟信号转换关系的斜率信号；多个列级比较器模块，与各所述双采样模块相连，每一所述列级比较器模块根据该斜率信号将相连的双采样模块输出的模拟信号转换为数字信号；第二控制模块，用于控制各所述双采样模块并行读取所述像素阵列中同一列的像素的信号且控制每一所述双采样模块依所述预定顺序读取其对应行的各像素的信号；并控制各所述双采样模块将其读取的同一列的各像素的信号并行输出至各所述列级比较器模块；多个移位寄存器模块，与各所述列级比较器模块相连，用于将所述多个列级比较器转换的数字信号串行输出；以及高速数据接口模块，与所述多个移位寄存器模块的输出端相连，将其串行输出的数字信号由其依次输出。 优选的，每一所述像素包括感光二极管、传输管、悬浮节点、复位管、源跟随器和行选通管，所述传输管与所述感光二极管相连；所述传输管的漏极、所述源跟随器的栅极、所述复位管的源极连接于所述悬浮节点；所述行选通管的漏极与所述源跟随器的源极相连、源极与该像素对应的所述双采样模块的输入端相连。对于每一个所述像素，所述第一控制模块控制所述悬浮节点进行电荷清空和复位以输出第一信号，控制所述传输管在所述悬浮节点进行电荷清空和复位后开启以输出第二信号，所述第一信号和第二信号的差值为该像素的信号。 优选的，所述双采样模块包括第一通路和第二通路，所述第一通路包括串联的第一读取开关和第一输出开关且两者之间连接第一接地电容，所述第二通路包括串联的第二读取开关和第二输出开关且两者之间连接第二接地电容。 优选的，对于每一所述双采样模块，所述第二控制模块控制该双采样模块的第一读取开关、第一输出开关、第二读取开关和第二输出开关的开闭以将其读取的像素的第一信号存储于所述第一接地电容，将该像素的第二信号存储于所述第二接地电容，并将所述第一信号和第二信号同时输出至该双采样模块所连接的所述列级比较器模块。 优选的，所述列级比较器模块将其所接收的该第一信号和第二信号相减，并对相减后得到的差值进行处理以得到对应的数字信号。 优选的，所述第二控制模块控制所述多个双采样模块同时进行所述像素阵列中同一列的各所述第一信号的读取，并在完成后再同时进行该列的各所述第二信号的读取；所述第二控制模块控制各所述双采样模块将其读取的该像素阵列中同一列的各所述两路信号同时输出至各对应相连的所述列级比较器模块。 优选的，所述列级比较器模块将与其相连的所述双采样模块输出的信号转换为η位的数字信号，η为正整数。 优选的，所述移位寄存器模块的数据存储格式为n+3位，分别存储所述η位的数字信号，一个像素的时钟同步信号，一行像素的时钟同步信号以及一个图像传感器单元一帧像素的时钟同步信号。 优选的，所述高速数据接口模块包括n+3个并行的数据接口，所述n+3个并行的数据接口将所述多个移位寄存器模块每一次输出的n+3位数据同时传输至外部。 优选的，每一所述图像传感器单元中，各所述移位寄存器模块将同一列的像素的数字信号串行输出的时间小于等于各所述双采样模块读取并输出下一列的像素的信号的时间与各所述列级比较器模块对该些像素的信号进行处理的时间之和。 本专利技术的优点在于将CMOS图像传感器分成多个图像传感器单元，各个图像传感器单元的像素单元形成连续无缝的像素阵列，而数据处理及输出单元形成多个独立的数据传输通道，以分别将像素阵列对应部分的信号独立处理和输出，相较于现有技术，本专利技术的每个数据传输通道的数据吞吐量得以显著减小，因此不仅大幅降低了数据处理及输出单元对信号处理的压力，而且也能够大幅降低CMOS图像传感器的设计复杂度。此外，将数据处理及输出单元分布在像素阵列的外侧，从而在像素阵列的外侧也可避免成像后每个CMOS图像传感器单元周围出现黑边。 【附图说明】 图1所示为本专利技术一实施例的CMOS图像传感器的示意图； 图2所示为本专利技术一实施例的一个图像传感器单元的示意图； 图3所示为本专利技术一实施例的一个图像传感器单元的双采样模块的示意图； 图4所示为本专利技术一实施例的一个图像传感器单元的像素信号的传输时序图； 图5所示为本专利技术一实施例的高速数据接口模块的示意图。 【具体实施方式】 为使本专利技术的内容更加清楚易懂，以下结合说明书附图，对本专利技术的内容作进一步说明。当然本专利技术并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本专利技术的保护范围内。 本专利技术的CMOS图像传感器I包括多个图像传感器单元10。每一个图像传感器单元10独立工作，并且多个图像传感器单元是并行工作。图1是本专利技术一实施例的CMOS图像传感器的示意图，如图1所示，图像传感器单元10为4个，两两相邻分布为两行两列。本实施例中，CMOS图像传感器I可实现64M像素本文档来自技高网...

【技术保护点】
一种CMOS图像传感器，其特征在于，包括多个独立且并行工作的图像传感器单元，每个所述图像传感器单元包括一个像素单元和一个数据处理及输出单元，各所述图像传感器单元的像素单元两两相邻设置且各所述数据处理及输出单元设置于各所述像素单元的外围；其中，每一所述像素单元包括一个由多个像素组成的像素阵列；每一所述数据处理及输出单元包括：第一控制模块，用于选中所述像素阵列的像素、控制所述像素阵列中同一列的像素的信号并行输出且控制同一行的像素的信号以预定顺序输出；多个双采样模块，对应所述像素阵列的各行配置，用于分别读取所述像素阵列各行的像素的信号并输出；数模转换模块，产生一表征数字信号与模拟信号转换关系的斜率信号；多个列级比较器模块，与各所述双采样模块相连，每一所述列级比较器模块根据该斜率信号将相连的双采样模块输出的模拟信号转换为数字信号；第二控制模块，用于控制各所述双采样模块并行读取所述像素阵列中同一列的像素的信号且控制每一所述双采样模块依所述预定顺序读取其对应行的各像素的信号；并控制各所述双采样模块将其读取的同一列的各像素的信号并行输出至各所述列级比较器模块；多个移位寄存器模块，与各所述列级比较器模块相连，用于将所述多个列级比较器转换的数字信号串行输出；以及高速数据接口模块，与所述多个移位寄存器模块的输出端相连，将其串行输出的数字信号依次输出。...

【技术特征摘要】
1.一种CMOS图像传感器，其特征在于，包括多个独立且并行工作的图像传感器单元，每个所述图像传感器单元包括一个像素单元和一个数据处理及输出单元，各所述图像传感器单元的像素单元两两相邻设置且各所述数据处理及输出单元设置于各所述像素单元的外围；其中， 每一所述像素单元包括一个由多个像素组成的像素阵列； 每一所述数据处理及输出单元包括: 第一控制模块，用于选中所述像素阵列的像素、控制所述像素阵列中同一列的像素的信号并行输出且控制同一行的像素的信号以预定顺序输出； 多个双采样模块，对应所述像素阵列的各行配置，用于分别读取所述像素阵列各行的像素的信号并输出； 数模转换模块，产生一表征数字信号与模拟信号转换关系的斜率信号； 多个列级比较器模块，与各所述双采样模块相连，每一所述列级比较器模块根据该斜率信号将相连的双采样模块输出的模拟信号转换为数字信号； 第二控制模块，用于控制各所述双采样模块并行读取所述像素阵列中同一列的像素的信号且控制每一所述双采样模块依所述预定顺序读取其对应行的各像素的信号；并控制各所述双采样模块将其读取的同一列的各像素的信号并行输出至各所述列级比较器模块；多个移位寄存器模块，与各所述列级比较器模块相连，用于将所述多个列级比较器转换的数字信号串行输出；以及 高速数据接口模块，与所述多个移位寄存器模块的输出端相连，将其串行输出的数字信号依次输出。2.根据权利要求1所述的CMOS图像传感器，其特征在于，每一所述像素包括感光二极管、传输管、悬浮节点、复位管、源跟随器和行选通管，所述传输管与所述感光二极管相连；所述传输管的漏极、所述源跟随器的栅极、所述复位管的源极连接于所述悬浮节点；所述行选通管的漏极与所述源跟随器的源极相连、源极与该像素对应的所述双采样模块的输入端相连； 对于每一个所述像素，所述第一控制模块控制所述悬浮节点进行电荷清空和复位以输出第一信号，控制所述传输管在所述悬浮节点进行电荷清空和复位后开启以输出第二信号，所述第一信号和第二信号的差值为该像素的信号。3.根据权利要求2所述的CMOS图像传感器，其特征在于，所述双采样模块包括第一通路和第二通...

【专利技术属性】
技术研发人员：李琛，
申请(专利权)人：上海集成电路研发中心有限公司，成都微光集电科技有限公司，
类型：发明
国别省市：上海;31