一种FPGA多重自动配置装置及其方法制造方法及图纸

本发明专利技术公开了一种FPGA多重自动配置装置及其方法，包括主控FPGA单元、配置接口单元、供电单元、FLASH单元和控制端口单元；所述主控FPGA单元通过USB控制器与PC机相连，所述配置接口单元与DUT测试子板连接，所述供电单元为所述FPGA多重自动配置装置中每个单元提供电源；所述FLASH单元、所述控制端口单元分别与所述主控FPGA单元相连，所述FLASH单元用于存储被测FPGA的测试程序，所述控制端口单元用于控制FPGA多重自动配置装置的工作模式。因此，本发明专利技术所述的FPGA多重自动配置装置及其方法能够明显提高对FPGA测试的效率和可靠性，并极大地提升了配置板的通用性。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种FPGA多重自动配置装置及其方法，包括主控FPGA单元、配置接口单元、供电单元、FLASH单元和控制端口单元；所述主控FPGA单元通过USB控制器与PC机相连，所述配置接口单元与DUT测试子板连接，所述供电单元为所述FPGA多重自动配置装置中每个单元提供电源；所述FLASH单元、所述控制端口单元分别与所述主控FPGA单元相连，所述FLASH单元用于存储被测FPGA的测试程序，所述控制端口单元用于控制FPGA多重自动配置装置的工作模式。因此，本专利技术所述的FPGA多重自动配置装置及其方法能够明显提高对FPGA测试的效率和可靠性，并极大地提升了配置板的通用性。【专利说明】—种FPGA多重自动配置装置及其方法
本专利技术涉及电路系统领域，特别是指一种FPGA多重自动配置装置及其方法。
技术介绍
FPGA被广泛应用于航天、航空、通信等各大领域。作为各数字系统的主控制器，FPGA器件的质量直接影响着系统的质量和稳定性。对FPGA器件的测试对于保证器件质量，保障系统的功能实现与稳定，为航天航空等重大产业保驾护航具有重大意义。 FPGA器件的测试向来是元器件测试中的难点。FPGA的集成度高，内部资源丰富，若要实现FPGA器件测试的高覆盖性，一般需要采用“分治法”，即分别针对FPGA的不同资源编写测试代码，分多次测试，因此测试过程需要连续多次配置，不可避免的需要采用FPGA的重配置技术。然而，目前高端的数字集成电路测试设备V93000和J750等的硬件系统和控制软件一般不具备FPGA程序的下载控制功能，这些设备很难直接用于FPGA的测试。目前，行业内采用的方案为:设计DUT专用配置板与ATE共同完成FPGA的测试程序下载和测试工作。 行业内的FPGA测试配置板普遍采用“CPLD+多片PR0M”的形式实现。这种配置形式可以根据DUT的测试代码个数灵活的控制PROM的数量，由测试控制软件实现对器件的上电和下电，同时切换PROM配置DUT，从而使V93000和J750等不具备测试FPGA测试能力的ATE可以应用于FPGA器件的测试。但是，这种方式存在很大的弊端: 1.通用性差。在使用这种配置形式开发新型号的DUT测试程序和测试新型号DUT时，往往需要依次更换多个PROM中的测试代码，工作量较大。各种FPGA的封装和供电电源都各有差异，因此这种配置形式不能很好的通用于各种FPGA型号。为了满足配置板的可靠性，往往需要固化配置板的状态，因而每个型号的DUT都要配备一块配置板，这不但造成了成本的极大浪费，而且延长了测试程序的开发周期。 2.配置过程不够灵活。这种配置形式下，重配置过程只能由断电和重新上电启动和结束。多次上下电的过程不但导致测试程序复杂，测试时间较长，而且容易导致器件损坏。配置程序的选取通过外置的开关控制，这就造成了测试的不连续，延长了测试时间。
技术实现思路
有鉴于此，本专利技术的目的在于提出一种FPGA多重自动配置装置及其方法，能够明显提高对FPGA测试的效率和可靠性，并极大地提升了配置板的通用性。 基于上述目的本专利技术提供的FPGA多重自动配置装置，包括主控FPGA单元、配置接口单元、供电单元、FLASH单元和控制端口单元；所述主控FPGA单元通过USB控制器与PC机相连，所述配置接口单元与DUT测试子板连接，所述供电单元为所述FPGA多重自动配置装置中每个单元提供电源；所述FLASH单元、所述控制端口单元分别与所述主控FPGA单元相连，所述FLASH单元用于存储被测FPGA的测试程序，所述控制端口单元用于控制FPGA多重自动配置装置的工作模式。 可选地，所述供电单元中设计了电源隔离电路，用于保护系统；并且所述FPGA多重自动配置装置所需电源为+5V，所述供电单元中的电源转换模块将+5V转换为装置中各单元所需要的稳定的+3.3V、+2.5V、+1.2V电源。 可选地，所述控制端口单元能够使该FPGA多重自动配置装置处于调试和测试两个模式，其中调试模式仅限开发人员使用，在该模式下，可对系统进行擦除、记录、读取、校验等操作；测试模式用于DUT测试人员使用，在该模式下，系统中的数据处于写保护的状态，可有效的防止误操作。 进一步地,所述FPGA多重自动配置装置调试状态包括: 第一步，启动所述供电单元； 第二步，启动所述控制端口单元使所述FPGA多重自动配置装置进入调试状态； 第三步，擦除所述FLASH单元； 第四步，PC机通过所述主控FPGA单元将测试程序写入所述FLASH单元中； 第五步，测试程序完成写入所述FLASH单元后，退出所述FPGA多重自动配置装置的调试过程。 进一步地，当PC机通过所述主控FPGA单元将测试程序写入所述FLASH单元完成后，包括: PC机对写入所述FLASH单元中的测试程序进行校验； 判断校验结果是否为正确，若校验结果为正确，则直接退出FPGA多重自动配置装置的调试过程；若校验结果为不正确，则需检查系统各部分电路和程序，并重新进行调试过程，直至校验结果正确。 进一步地，所述PC机对写入所述FLASH单元中的测试程序进行校验，PC机读取写入所述FLASH单元中的测试程序，然后与存储在PC机中的测试程序进行对比，检查是否一致；其中，全部一致则校验结果为正确，否则校验结果为不正确。 进一步地，所述FPGA多重自动配置装置测试状态包括: 第一步，启动所述供电单元； 第二步，启动所述控制端口单元，使所述FPGA多重自动配置装置进入测试状态； 第三步，所述配置接口单元判断外接DUT测试子板是否被通用测试设备上电，若为断电则直接进行第九步，若为有电则执行第四步； 第四步，通用测试设备通过所述配置接口单元将DUT测试子板的型号等信息发送给所述主控FPGA单元； 第五步，所述主控FPGA单元根据第四步中得到的信息在所述FLASH单元选择测试程序； 第六步，所述主控FPGA单元读取所述FLASH单元中选择的测试程序，并通过所述配置接口单元对DUT测试子板进行配置； 第七步，所述主控FPGA单元配置完DUT测试子板后，通用测试设备对DUT测试子板进行测试； 第八步，通用测试设备完成对DUT测试子板的测试，返回至第三步； 第九步，退出所述FPGA多重自动配置装置的测试过程。 进一步地，在所述FPGA多重自动配置装置的调试或测试过程中，所述控制端口单元在一开始启动一次就可启动FPGA多重自动配置装置进行调试或测试；或者是启动所述FPGA多重自动配置装置进行上面调试或测试过程，每当要进行下一步时都可通过手动所述控制端口单元来执行。 进一步地，所述FPGA多重自动配置装置还包括分别与所述主控FPGA单元和所述供电单元连接的状态显示单元，用于实时显示FPGA多重自动配置装置的工作状态。 进一步地，所述FPGA多重自动配置装置的调试或测试过程中，所述状态显示单元都会将执行的过程、DUT测试子板的信息显示出来。 从上面所述可以看出，本专利技术提供的一种FPGA多重自动配置装置及其方法，通过主控FPGA单元通过USB控制器与PC机相连，配置接口单元与DUT测试子板连接，FLASH单元、控制端口单元分别与主本文档来自技高网...

【技术保护点】
一种FPGA多重自动配置装置，其特征在于，包括主控FPGA单元、配置接口单元、供电单元、FLASH单元和控制端口单元；所述主控FPGA单元通过USB控制器与PC机相连，所述配置接口单元与DUT测试子板连接，所述供电单元为所述FPGA多重自动配置装置中每个单元提供电源；所述FLASH单元、所述控制端口单元分别与所述主控FPGA单元相连，所述FLASH单元用于存储被测FPGA的测试程序，所述控制端口单元用于控制FPGA多重自动配置装置的工作模式。

【技术特征摘要】

【专利技术属性】
技术研发人员：焦亚涛，
申请(专利权)人：航天科工防御技术研究试验中心，
类型：发明
国别省市：北京;11