一种共享存储系统及其使用方法技术方案

本发明专利技术提供了一种共享存储系统及其使用方法，包括：第一SATA协议解析模块接收CPU发送的SATA指令进行解析；链路仲裁模块将SATA指令逐一发送至地址映射模块；地址映射模块，确定该SATA指令中指示存储的地址空间为NandFlash，将SATA指令发送至PCIe硬核；确定该SATA指令中指示存储的地址空间为硬盘后，将SATA指令发送至第二SATA协议解析模块。PCIe硬核对地址映射模块发来的SATA指令进行封装，并发送至NandFlash控制器；第二SATA协议解析模块对地址映射模块发来的SATA指令进行封装，并发送至硬盘。本发明专利技术实现了存储体的合理异构，存储资源的合理分配。

【技术实现步骤摘要】
【专利摘要】本专利技术提供了，包括：第一SATA协议解析模块接收CPU发送的SATA指令进行解析；链路仲裁模块将SATA指令逐一发送至地址映射模块；地址映射模块，确定该SATA指令中指示存储的地址空间为NandFlash，将SATA指令发送至PCIe硬核；确定该SATA指令中指示存储的地址空间为硬盘后，将SATA指令发送至第二SATA协议解析模块。PCIe硬核对地址映射模块发来的SATA指令进行封装，并发送至NandFlash控制器；第二SATA协议解析模块对地址映射模块发来的SATA指令进行封装，并发送至硬盘。本专利技术实现了存储体的合理异构，存储资源的合理分配。【专利说明】
本专利技术涉及计算机
，特别涉及。
技术介绍
现有技术中不存在多CPU共享存储的技术。大部分高性能计算领域仍然采用一个CPU对一块硬盘的设计方式，或者采用内存条代替硬盘与CPU相连的设计方式。 现有技术的不足在于: 服务器存在较多CPU时，采用一个CPU对一块硬盘的设计方式，一个CPU带一块硬盘，则需要较多的硬盘，而一台高性能服务器带几百个硬盘，会使服务器体积庞大，存储资源过剩，是不合理的。而采用内存条代替硬盘与CPU相连的设计方式，不仅耗资巨大，而且资源不能灵活合理分配。 并且采用普通机械硬盘搭建多CPU共享存储系统，由于机械硬盘寻道时间长，速率低，无法满足众多CPU对数据读取速率的要求。
技术实现思路
本专利技术提出了，用以共享存储，实现存储资源的动态合理分配，提高了存储资源利用率。 本专利技术实施例中提供了一种共享存储系统，包括:至少一个第一 SATA指令解析模块、链路仲裁模块、地址映射模块、第二 SATA协议解析模块、以及PCIe硬核；其中: 第一 SATA协议解析模块，用于分别与相对应的CPU相连，接收CPU发送的SATA指令，对SATA指令进行解析，并将该指令发送至链路仲裁模块； 链路仲裁模块，用于将第一 SATA协议解析模块发来的SATA指令逐一发送至地址映射模块； 地址映射模块，用于接收链路仲裁模块发来的SATA指令，在确定该SATA指令中指示存储的地址空间为NandFlash后，将SATA指令发送至PCIe硬核；在确定该SATA指令中指示存储的地址空间为硬盘后，将SATA指令发送至第二 SATA协议解析模块；其中，所指示存储的地址空间是分配给发出SATA指令的CPU的地址空间； PCIe硬核，用于与NandFlash相连，对地址映射模块发来的SATA指令进行封装，并发送至 NandFlash ； 第二 SATA协议解析模块，用于与硬盘相连，对地址映射模块发来的SATA指令进行封装，并发送至硬盘。 本专利技术实施例中提供了一种共享存储系统的使用方法，包括以下步骤: 第一 SATA协议解析模块分别与相对应的CPU相连，接收CPU发送的SATA指令，对SATA指令进行解析，并将该指令发送至链路仲裁模块； 链路仲裁模块将第一 SATA协议解析模块发来的SATA指令逐一发送至地址映射模块； 地址映射模块接收链路仲裁模块发来的SATA指令，在确定该SATA指令中指示存储的地址空间为NandFlash后，将SATA指令发送至PCIe硬核；在确定该SATA指令中指示存储的地址空间为硬盘后，将SATA指令发送至第二 SATA协议解析模块；其中，所指示存储的地址空间是分配给发出SATA指令的CPU的地址空间； PCIe硬核与NandFlash相连，对地址映射模块发来的SATA指令进行封装，并发送至 NandFlash ； 第二 SATA协议解析模块与硬盘相连，对地址映射模块发来的SATA指令进行封装，并发送至硬盘或内存条。 本专利技术的有益效果为: 现有共享存储指采用一个CPU带一块硬盘的设计方式，导致服务器带较多个硬盘，会使服务器体积庞大，存储资源过剩。即使采用内存条代替硬盘与CPU相连的设计方式，也存在耗资巨大，且资源不能灵活合理分配的问题。并且，采用普通机械硬盘搭建多CPU共享存储系统，由于机械硬盘寻道时间长，速率低，无法满足众多CPU对数据读取速率的要求。 本专利技术提供的技术方案中，第一 SATA协议解析模块接收CPU发送的SATA指令，对SATA指令进行解析，并将该指令发送至链路仲裁模块；链路仲裁模块将SATA指令逐一发送至地址映射模块；地址映射模块，在确定该SATA指令中指示存储的地址空间为NandFlash后，将SATA指令发送至PCIe硬核；在确定该SATA指令中指示存储的地址空间为硬盘后，将SATA指令发送至第二 SATA协议解析模块；该指示存储的地址空间是分配给发出SATA指令的CPU的地址空间。PCIe硬核对地址映射模块发来的SATA指令进行封装，并发送至NandFlash控制器；第二 SATA协议解析模块对地址映射模块发来的SATA指令进行封装，并发送至硬盘。 采用本专利技术实施例中提供的技术方案，在存储时，将NandFlash与硬盘结合使用，可根据不同CPU需求存储在不同的存储介质中，实现存储体的合理异构，实现了存储资源的合理分配，提高了存储资源利用率。 【专利附图】【附图说明】 下面将参照附图描述本专利技术的具体实施例，其中: 图1为本专利技术实施例中提供的共享存储系统的结构示意图。 图2为本专利技术实施例中提供的共享存储系统的第一实施例的结构示意图。 图3为本专利技术实施例中提供的共享存储系统使用方法的流程示意图。 【具体实施方式】 为了使本专利技术的技术方案及优点更加清楚明白，以下结合附图对本专利技术的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本专利技术的一部分实施例，而不是所有实施例的穷举。 专利技术人在专利技术过程中注意到: 现在市场不存在多CPU共享存储的技术，大部分高性能计算领域仍然采用一个CPU对一块硬盘的设计方式，以此来平衡CPU的高带宽和硬盘的低存取速率之间的差距。相应的技术如:RAID控制器，PCIe switch扩展硬盘接口。如果一个服务器有几百个CPU，按照现有技术，一个CPU带一块硬盘，则需要几百个硬盘，一台高性能服务器带几百个硬盘，会使服务器体积庞大，存储资源过剩，是不合理的。而为了使整机运算速度快，体积小，采用内存条代替硬盘与CPU相连的设计方式，不仅耗资巨大，而且资源不能灵活合理分配。 并且采用普通机械硬盘搭建多CPU共享存储系统，由于机械硬盘寻道时间长，速率低，无法满足众多CPU对数据读取速率的要求。 针对上述不足，本专利技术实施例中提供了，下面进行说明。 图1为本专利技术实施例中提供的共享存储系统的结构示意图。如图1所示，可以包括至少一个第一 SATA指令解析模块(如图1所示，标记为1011、1012至101N)、链路仲裁模块(如图1所示，标记为102)、地址映射模块(如图1所示，标记为103)、第二 SATA协议解析模块(如图1所示，标记为104)、以及PCIe硬核(如图1所示,标记为105);其中: 第一 SATA协议解析模块，用于分别与相对应的CPU相连，接收CPU发送的SATA指令，对SATA指令进行解析，并将该指令发送至链路仲裁模块； 链路仲裁模块，用于将第一 SATA协议解析模块发来的SATA本文档来自技高网...

【技术保护点】
一种共享存储系统，其特征在于，包括：至少一个第一SATA指令解析模块、链路仲裁模块、地址映射模块、第二SATA协议解析模块、以及PCIe硬核；其中：第一SATA协议解析模块，用于分别与相对应的CPU相连，接收CPU发送的SATA指令，对SATA指令进行解析，并将该指令发送至链路仲裁模块；链路仲裁模块，用于将第一SATA协议解析模块发来的SATA指令逐一发送至地址映射模块；地址映射模块，用于接收链路仲裁模块发来的SATA指令，在确定该SATA指令中指示存储的地址空间为NandFlash后，将SATA指令发送至PCIe硬核；在确定该SATA指令中指示存储的地址空间为硬盘后，将SATA指令发送至第二SATA协议解析模块；其中，所指示存储的地址空间是分配给发出SATA指令的CPU的地址空间；PCIe硬核，用于与NandFlash相连，对地址映射模块发来的SATA指令进行封装，并发送至NandFlash；第二SATA协议解析模块，用于与硬盘相连，对地址映射模块发来的SATA指令进行封装，并发送至硬盘。

【技术特征摘要】

【专利技术属性】
技术研发人员：周雪，杨晓君，倪亚路，
申请(专利权)人：曙光信息产业北京有限公司，
类型：发明
国别省市：北京;11