本发明专利技术公开了基于服务器系统Shell下更新CPLD/FPGA固件的方法、装置及烧录器，该方法包括：将CPLD/FPGA芯片的JTAG总线的IO接口连接到服务器的控制元件的IO接口上，并将所述控制元件的IO接口配置为JTAG总线的信号；在服务器系统开机进入Shell下后，在Shell命令提示行下运行烧录命令；所述控制元件接收到所述烧录命令后获取待更新固件，通过与所述CPLD/FPGA芯片之间的JTAG总线完成所述CPLD/FPGA芯片上待更新固件的烧录。本发明专利技术扩展了CPLD/FPGA固有的更新方式，烧录时通过服务器本身即可完成CPLD/FPGA烧录，可以有效提高服务器系统的可维护性。
【技术实现步骤摘要】
—种更新CPLD/FPGA固件的方法、装置及烧录器
本专利技术涉及计算机
，具体涉及一种基于服务器系统Shell下更新CPLD/FPGA固件的方法、装置及烧录器。
技术介绍
现今随着服务器技术的发展，系统架构越来越复杂，对服务器系统的可维护性要求越来越高，CPLD/FPGA作为服务器系统的重要组成部分，作用和功能越来越重要，日常维护中不可避免会出现需要更新CPLD/FPGA。通常状况下，复杂可编程逻辑器件(ComplexProgrammable Logic Device,简称 CPLD) / 现场可编程门阵列(Field — Programmable GateArray，简称FPGA)的更新是通过JTAG 口连接烧录器进行烧录，如图1所示，CPLD/FPGA芯片的JTAG总线的4个输入输出接口直接连接到烧录接口(时钟TCK、模式选择TMS、数据输出TDO和数据输入TDI)，目前的CPLD烧录均是用外接烧录器进行烧录，因为目前烧录接口均是设计在主板上，这种方法在烧录时需要将服务器关闭断电，下架并打开机箱，将烧录器连接好，同时需要一台安装过烧录程序的PC机连接到烧录器，通过PC机完成CPLD/FPGA烧录，这种方法操作非常复杂，不利于用户操作。
技术实现思路
本专利技术需要解决的技术问题是提供一种基于服务器系统Shell下更新CPLD/FPGA固件的方法、装置及烧录器，简单便捷，可以有效提高服务器系统的可维护性。为了解决上述技术问题，本专利技术提供了一种基于服务器系统Shell下更新CPLD/FPGA的方法，包括:将复杂可编程逻辑器件/现场可编程门阵列CPLD/FPGA芯片的测试访问端口 JTAG总线的输入输出接口连接到服务器的控制元件的输入输出接口上，并将所述控制元件的输入输出接口配置为JTAG总线的信号；在服务器系统开机进入Shell下后，在Shell命令提示行下运行烧录命令；所述控制元件接收到所述烧录命令后获取待更新固件，通过与所述CPLD/FPGA芯片之间的JTAG总线完成所述CPLD/FPGA芯片上待更新固件的烧录。进一步地，所述控制元件获取待更新固件的方式包括:所述控制元件的存储接口与保存有待更新固件的外部存储设备连接，从所述外部存储设备中获取所述待更新固件；或者，所述控制元件从服务器或网络侧下载所述待更新固件。[0011 ] 进一步地，所述外部存储设备为U盘，所述控制元件的存储接口与保存有待更新的固件的外部存储设备连接，包括:所述控制元件的存储接口通过通用串行总线USB与所述外部存储设备连接。进一步地，所述控制元件为南桥PCH芯片，所述将CPLD/FPGA芯片的JTAG总线的输入输出接口连接到控制元件的输入输出接口上，并将所述控制元件的输入输出接口配置为JTAG总线的信号，包括:选择PCH芯片的通用输入输出接口 GP10，将所述GP1对应连接到所述CPLD/FPGA芯片的JTAG总线的输入输出接口上；同时，在基本输入/输出系统B1S代码中将所述PCH芯片的GP1配置为JTAG总线的信号。进一步地，所述控制元件接收到所述烧录命令后获取待更新固件，通过与所述CPLD/FPGA芯片之间的JTAG总线完成所述CPLD/FPGA芯片上待更新固件的烧录，包括:所述控制元件接收到烧录命令后，获取所述待更新固件源文件，并将所述待更新固件的源文件通过所述控制元件的输入输出接口传输到所述CPLD/FPGA芯片，所述CPLD/FPGA芯片完成对该待更新固件的烧录。为了解决上述技术问题，本专利技术还提供了 一种基于服务器系统Shell下更新CPLD/FPGA的烧录器，包括:CPLD/FPGA芯片和服务器的控制元件，其中:所述CPLD/FPGA芯片的JTAG总线的输入输出接口与所述控制元件的输入输出接口连接，且所述控制元件的输入输出接口配置为JTAG总线的信号；所述控制元件的存储接口与保存有待更新固件的外部存储设备连接。进一步地，所述控制元件为PCH芯片，所述控制元件的输入输出接口为GP1接Π ；所述控制元件的存储接口通过通用串行总线USB与所述外部存储设备连接。为了解决上述技术问题，本专利技术还提供了 一种基于服务器系统Shell下更新CPLD/FPGA的装置，包括:配置模块，用于将CPLD/FPGA芯片的JTAG总线的输入输出接口连接到服务器的控制元件的输入输出接口上，并将所述控制元件的输入输出接口配置为JTAG总线的信号；烧录模块，用于在服务器系统开机进入Shell下后，当在Shell命令提示行下运行烧录命令时，控制所述控制元件获取待更新固件，并通过与所述CPLD/FPGA芯片之间的JTAG总线完成所述CPLD/FPGA芯片上待更新固件的烧录。进一步地，所述烧录模块，用于控制所述控制元件获取待更新固件，包括:将所述控制元件的存储接口与保存有待更新固件的外部存储设备连接，控制所述控制元件从所述外部存储设备中获取所述待更新固件；或者，控制所述控制元件从服务器或网络侧下载所述待更新固件。进一步地，所述控制元件为南桥PCH芯片，所述配置模块，用于将CPLD/FPGA芯片的JTAG总线的输入输出接口连接到控制元件的输入输出接口上，并将所述控制元件的输入输出接口配置为JTAG总线的信号，包括:[0031 ] 选择PCH芯片的GP10，将所述GP1对应连接到所述CPLD/FPGA芯片的JTAG总线的输入输出接口上；同时，在B1S代码中将所述PCH芯片的GP1配置为JTAG总线的信号。与现有技术相比，本专利技术提供的基于服务器系统Shell下更新CPLD/FPGA固件的方法、装置及烧录器，可以通过控制元件从外部存储设备获取待升级的固件，简单便捷，灵活，烧录时无需将将服务器下架，无需打开机箱，不用外接烧录器，无需外接PC机，扩展了CPLD/FPGA固有的更新方式，通过服务器本身即可完成CPLD/FPGA烧录，可以有效提高服务器系统的可维护性。【附图说明】图1是现有技术中CPLD/FPGA通过烧录器烧录时的连接示意图；图2是实施例中基于服务器系统Shell下更新CPLD/FPGA的烧录器的结构图；图3是实施例中基于服务器系统Shell下更新CPLD/FPGA的装置的结构图；图4是实施例中基于服务器系统Shell下更新CPLD/FPGA的方法流程图；图5是一个应用示例中基于服务器系统Shell下更新CPLD/FPGA的连接示意图。【具体实施方式】为使本专利技术的目的、技术方案和优点更加清楚明白，下文中将结合附图对本专利技术的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。实施例:如图2所示，本实施例提供了一种基于服务器系统Shell下更新CPLD/FPGA的烧录器，包括:CPLD/FPGA芯片和控制元件，其中:所述CPLD/FPGA芯片的JTAG总线的输入输出接口与所述控制元件的输入输出接口连接，如实线所示，且所述控制元件的输入输出接口配置为JTAG总线的信号；所述控制元件的存储接口与保存有待更新的固件的外部存储设备连接，以从所述外部存储设备中获取所述待更新固件。其中，所述CPLD/FPGA芯片的JTAG总线的输入输出接口与原来的烧录接口断开，如虚线所示。其中，作为一种优选的方式本文档来自技高网...
【技术保护点】
一种基于服务器系统Shell下更新CPLD/FPGA的方法，包括：将复杂可编程逻辑器件/现场可编程门阵列CPLD/FPGA芯片的测试访问端口JTAG总线的输入输出接口连接到服务器的控制元件的输入输出接口上，并将所述控制元件的输入输出接口配置为JTAG总线的信号；在服务器系统开机进入Shell下后，在Shell命令提示行下运行烧录命令；所述控制元件接收到所述烧录命令后获取待更新固件，通过与所述CPLD/FPGA芯片之间的JTAG总线完成所述CPLD/FPGA芯片上待更新固件的烧录。
【技术特征摘要】
1.一种基于服务器系统Shell下更新CPLD/FPGA的方法，包括: 将复杂可编程逻辑器件/现场可编程门阵列CPLD/FPGA芯片的测试访问端口 JTAG总线的输入输出接口连接到服务器的控制元件的输入输出接口上，并将所述控制元件的输入输出接口配置为JTAG总线的信号； 在服务器系统开机进入Shell下后，在Shell命令提示行下运行烧录命令； 所述控制元件接收到所述烧录命令后获取待更新固件，通过与所述CPLD/FPGA芯片之间的JTAG总线完成所述CPLD/FPGA芯片上待更新固件的烧录。2.如权利要求1所述的方法，其特征在于: 所述控制元件获取待更新固件的方式包括: 所述控制元件的存储接口与保存有待更新固件的外部存储设备连接，从所述外部存储设备中获取所述待更新固件；或者， 所述控制元件从服务器或网络侧下载所述待更新固件。3.如权利要求1所述的方法，其特征在于: 所述外部存储设备为U盘，所述控制元件的存储接口与保存有待更新的固件的外部存储设备连接，包括: 所述控制元件的存储 接口通过通用串行总线USB与所述外部存储设备连接。4.如权利要求1所述的方法，其特征在于: 所述控制元件为南桥PCH芯片， 所述将CPLD/FPGA芯片的JTAG总线的输入输出接口连接到控制元件的输入输出接口上，并将所述控制元件的输入输出接口配置为JTAG总线的信号，包括: 选择PCH芯片的通用输入输出接口 GP1，将所述GP1对应连接到所述CPLD/FPGA芯片的JTAG总线的输入输出接口上；同时，在基本输入/输出系统B1S代码中将所述PCH芯片的GP1配置为JTAG总线的信号。5.如权利要求1所述的方法，其特征在于: 所述控制元件接收到所述烧录命令后获取待更新固件，通过与所述CPLD/FPGA芯片之间的JTAG总线完成所述CPLD/FPGA芯片上待更新固件的烧录，包括: 所述控制元件接收到烧录命令后，获取所述待更新固件源文件，并将所述待更新固件的源文件通过所述控制元件的输入输出接口传输到所述CPLD/FPGA芯片...
【专利技术属性】
技术研发人员：张燕群，薛广营，吴浩，
申请(专利权)人：浪潮北京电子信息产业有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。