基于基元电容的存储基元和用于操作存储基元的方法技术

本发明专利技术涉及一种基于基元电容的存储基元和用于操作存储基元的方法。一种存储基元和用于操作存储基元的方法包括：在电气上串联耦合的双向存取器件和存储元件。所述双向存取器件包括隧穿电容。所述存储元件可通过施加极性彼此相反的第一和第二写入电压而编程为第一和第二状态。所述存储元件在所述第一状态的电容低于在所述第二状态的电容。读取单元读出由于施加读取电压时的压降所导致的瞬时读取电流。基于所述读取电流是大于还是小于读出阈值，判定所述存储元件是所述第一还是第二状态。所述读出阈值基于所述第一和第二状态之间的电容比率。

【技术实现步骤摘要】
基于基元电容的存储基元和用于操作存储基元的方法
本专利技术涉及存储器件技术。更具体地说，本专利技术涉及存储基元结构和操作机制。
技术介绍
在诸如相变存储器和金属氧化物存储器之类的常规存储技术中，基本的数据存储机制是电阻变化。例如，相变存储器利用材料的结晶状态和非晶状态之间的电阻差异产生二进制数据存储。但是，当用于缩小存储基元大小的驱动力继续存在时，此类存储基元的电阻增加并且读取操作期间的电流量减小。因此，读取操作的速度和可靠性成为问题。可以通过使用导电性更高的存储基元材料，增加读取电流。但是，导电性更高的存储基元同样需要更大的编程电流，这并不适合于高密度存储阵列。此外，轻松集成和成本效率作为要考虑的问题而存在。因此，并不局限于上述问题的新存储基元将是有利的。
技术实现思路
本专利技术的一个方面是一种包括双向存取器件的存储基元。所述双向存取器件包括隧穿电容。所述存储基元还包括存储元件，其在电气上与所述存取器件串联耦合。所述存储元件可编程为以下状态之一：通过施加第一写入电压可编程为第一状态，并且通过施加第二写入电压可编程为第二状态。所述第二写入电压与所述第一写入电压极性相反。所述存储元件在所述第一状态包括第一电容，并且在所述第二状态包括第二电容，其中所述第一电容低于所述第二电容。所述存储基元还包括读取单元，其被配置为读出由于施加读取电压时跨所述存储元件和所述双向存取器件的压降所导致的瞬时读取电流。本专利技术的另一个方面是一种用于操作存储基元的方法。所述方法包括跨存储元件和双向存取器件施加读取电压。所述存储元件可编程为第一状态和第二状态之一。此外，所述存储元件在所述第一状态具有第一电容，并且在所述第二状态具有第二电容，其中所述第一电容低于所述第二电容。所述方法还包括读出由于跨所述存储元件和所述双向存取器件的压降所导致的瞬时读取电流。所述方法还包括基于所述读取电流是大于还是小于读出阈值，判定所述存储元件是所述第一状态还是所述第二状态。基于所述第一电容与所述第二电容之间的比率确定所述读出阈值。附图说明图1示意性地示出根据本专利技术一个实施例的存储基元的三维视图；图2示意性地示出根据本专利技术一个实施例的存储基元的三维视图；图3A示意性地示出根据本专利技术一个实施例的存储基元的二维视图；图3B示意性地示出根据本专利技术一个实施例的在读取操作期间存储基元的简化等效电路模型；图4A是根据本专利技术一个实施例的在读取间隔期间取决于时间的电压的图形表示；图4B是根据本专利技术一个实施例的在读取间隔期间取决于时间的电流的图形表示；图4C是根据本专利技术一个实施例的当存储元件处于第一状态时取决于时间的电流的图形表示；图4D是根据本专利技术一个实施例的当存储元件处于第二状态时取决于时间的电流的图形表示；图5A是根据本专利技术一个实施例的在读取操作期间隧穿过双向存取器件的电子的示意图；图5B是示出根据本专利技术一个实施例的在读取操作期间每个端子的偏置条件的表；图6A是根据本专利技术一个实施例的在第一写入操作期间隧穿过双向存取器件的电子的示意图；图6B是示出根据本专利技术一个实施例的在第一写入操作期间每个端子的偏置条件的表；图7A是根据本专利技术一个实施例的在第二写入操作期间隧穿过双向存取器件的电子的示意图；图7B是示出根据本专利技术一个实施例的在第二写入操作期间每个端子的偏置条件的表；图8是示出根据本专利技术一个实施例的操作存储基元的一种实例方法的流程图。具体实施方式参考本专利技术的各实施例描述本专利技术。在本专利技术的描述中，参考图1到图8。此外，针对所述实施例和附图中的其它元素采用诸如“第一”和“第二”之类的相对术语。这些术语仅旨在描述参考的实施例。因此，本专利技术包含建议的实施例的备选定向和配置。本专利技术的各实施例提供用于操作包括存储元件和双向存取器件的存储基元的可能配置和方法。本专利技术的一个方面教导针对存储元件使用宽带隙材料以及针对双向存取器件使用隧穿绝缘体。在一个实施例中，所述存储元件在第一状态具有第一电容并且在第二状态具有第二电容。所述第一电容显著低于所述第二电容。存储元件材料也在所述第一状态具有第一电阻并且在所述第二状态具有第二电阻，其中所述第一电阻显著高于所述第二电阻。所述双向存取器件中的隧穿绝缘体材料包括隧穿电容，并且在电压增加时急剧增加电流。图1示意性地示出根据本专利技术一个实施例的存储基元100的三维视图。该实施例包括第一端子102，其电耦合到存储元件104。存储元件104在电气上与双向存取器件106串联耦合。双向存取器件106电耦合到第二端子108。在该实施例中，存储基元具有层叠结构。存储元件104包括宽带隙材料，例如无定形碳、碳化硅、氮化铝、氮化镓或者掺氮无定形碳。除了常规的电阻差异之外，宽带隙材料还在第一状态和第二状态之间提供显著的电容差异。因此，第一状态和第二状态之间的读取电流进一步不同于常规的电阻式存储元件。此外，读取电流的幅度可以增加以实现更大的信噪比和更快的读取操作。在某些实施例中，存储元件104的厚度等于或大于5纳米。双向存取器件106包括隧穿绝缘体材料，例如氧化硅、氧化铝、氧化铪或者氧化镁。隧穿绝缘体材料在电压增加时提供更大的电流增加。在某些实施例中，双向存取器件106的厚度在1纳米和5纳米的范围内。在一个实施例中，双向存取器件106的至少一个物理尺寸基于读取电流的最大化。在一个实施例中，双向存取器件106的至少一个物理尺寸基于在读取间隔内读取电流整体的最大化。图2示意性地示出根据本专利技术一个实施例的存储基元200的三维视图。该实施例也包括第一端子102、存储元件104、双向存取器件106和第二端子108。图3A示意性地示出根据本专利技术一个实施例的存储基元300的二维视图。该实施例也包括第一端子102、存储元件104、双向存取器件106和第二端子108，并且也采用圆柱结构配置。图3B示意性地示出根据本专利技术一个实施例的在读取操作期间存储基元的简化等效电路模型。IC1表示由于双向存取器件106的容性分量导致的电流，IR1表示由于双向存取器件106的阻性分量导致的电流，IC2表示由于存储元件104的容性分量导致的电流，以及IR2表示由于存储元件104的阻性分量导致的电流。VREAD和IREAD分别表示读取电压和读取电流。双向存取器件106的阻性分量被指示为非线性、电压相关的电流源（具有箭头的菱形）。读取电流可以在以下等式中通过其分量表示：IREAD=IC1+IR1=IC2+IR2在某些实施例中，双向存取器件106的尺寸可以基于两个方面。第一方面是t=0（读取间隔的开始）时的读取电流的最大化。这可以在以下等式的帮助下发现：例如，在无限厚度时，C1=0，R1=0，导致IREAD=0。同样，在零厚度时，IREAD也为0，因为C1=无穷大，IR2=0。此外，IR2和C2取决于存储元件104的厚度和材料，因此，双向存取器件106的最佳厚度取决于存储元件104。第二方面是在读取间隔内读取电流整体的最大化。这可以在以下等式的帮助下发现：对于第一方面，双向存取器件106的厚度存在限制。在无限厚度时，自始至终IREAD=0。在零厚度时，小于tREAD*IR2max，因此不存在电容放大效应。因此，双向存取器件的最佳厚度可以取决于至少上述方面的权衡。图4A-4D是在读取间隔期间存储基元内的电压和电流的图形表示本文档来自技高网...

【技术保护点】
一种存储基元，包括：双向存取器件，其包括隧穿电容；存储元件，其在电气上与所述双向存取器件串联耦合，可将所述存储元件编程为第一状态和第二状态之一，所述存储元件在所述第一状态具有第一电容并且在所述第二状态具有第二电容，所述第一电容低于所述第二电容，可通过施加第一写入电压将所述存储元件编程为所述第一状态，并且可通过施加与所述第一写入电压极性相反的第二写入电压将所述存储元件编程为所述第二状态；以及读取单元，其被配置为读出由于施加读取电压时跨所述存储元件和所述双向存取器件的压降所导致的瞬时读取电流。

【技术特征摘要】
2013.03.05 US 13/785,6021.一种存储基元，包括：双向存取器件，其包括隧穿电容；存储元件，其在电气上与所述双向存取器件串联耦合，可将所述存储元件编程为第一状态和第二状态之一，所述存储元件在所述第一状态具有第一电容并且在所述第二状态具有第二电容，所述第一电容低于所述第二电容，可通过施加第一写入电压将所述存储元件编程为所述第一状态，并且可通过施加与所述第一写入电压极性相反的第二写入电压将所述存储元件编程为所述第二状态；以及读取单元，其被配置为读出由于施加读取电压时跨所述存储元件和所述双向存取器件的压降所导致的瞬时读取电流，其中所述读取单元包括用于判定所述存储元件是被编程为所述第一状态还是所述第二状态的读出阈值，所述读出阈值基于所述第一电容与所述第二电容之间的比率，其中进一步基于所述存取器件和所述存储元件的电容比率确定所述读出阈值。2.根据权利要求1的存储基元，还包括：其中所述双向存取器件包括隧穿绝缘体材料；以及其中所述存储元件包括宽带隙材料。3.根据权利要求1的存储基元，还包括：第一端子，其电耦合到所述双向存取器件；以及第二端子，其电耦合到所述存储元件。4.根据权利要求1的存储基元，其中所述存储元件的厚度为5纳米或更大。5.根据权利要求1的存储基元，其中所述双向存取器件的厚度在1纳米与5纳米之间。6.根据权利要求1的存储基元，其中所述双向存取器件的至少一个物理尺寸基于所述读取电流的最大化。7.根据权利要求1的存储基元，其中所述双向存取器件的至少一个物理尺寸基于读取间隔内所述读取电流整体的最大化。8.根据权利要求1的存储基元，其中所述存储元件包括以下项中的至少一个：无定形碳材料、碳化硅材料、氮化铝材料、氮化镓材料以及掺氮无定形碳材料。9.根据权利...

【专利技术属性】
技术研发人员：金相汎，林仲汉，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国;US