宽带中频信号幅度不平衡补偿方法技术

本发明专利技术提出了一种宽带中频信号幅度不平衡补偿方法，将中频信号输入到FPGA中，通过FPGA生成各频率点的幅度值；PC机从FPGA中读取N1个频率点分别对应的幅度值，生成幅度序列A[i]；将N1长度的幅度序列A[i]扩展成N2长度并归一化后得到幅度序列B[i]；将B[i]与标准幅频响应S[i]相乘得到幅度序列C[i]；由PC机通过对幅度序列C[i]加窗和IFFT变换生成时域波形T[i]，长度为N2，取中间的N3个数据作为滤波因子序列h[i]；由PC机将滤波因子序列h[i]装载到FPGA中的补偿滤波器中；FPGA中补偿滤波器的输出信号即为经过幅度不平衡补偿后的采样序列。

【技术实现步骤摘要】
宽带中频信号幅度不平衡补偿方法
本专利技术属于射频领域，特别涉及一种宽带中频信号的幅度不平衡补偿方法。
技术介绍
接收机类测量仪器广泛应用于通信、导航、雷达等测量领域。当前的接收机等仪器产品大多采用数字化中频的实现方案，并采用AD与FPGA/DSP的处理方式。随着通信带宽的不断扩大，接收机的中频带宽也逐渐扩展，目前，高性能接收机的中频带宽一般大于100MHz，有些甚至达到了1GHz。中频信号的幅度不平衡是影响接收机解调性能的关键因素之一，特别是对于宽带中频信号，幅度不平衡会显著恶化数字调制信号的相位和幅度误差等特性，而一般中频调理电路不可避免要使用一些会带来幅度不平衡的器件，如滤波器和放大器等，因此，高性能的接收机必须要解决中频信号幅度不平衡问题。传统的减小幅度不平衡的方式主要是对中频通路上的滤波器、放大器等射频器件进行严格选取，并进行电路的优化设计以最大限度的保证幅度平衡性，但这种方式对上述器件的性能要求较高，成本增加，而且由于这些器件的一致性无法统一，最终叠加的不平衡度无法预料，一般带内幅度波动超过1.0dB，就会对宽带调制信号的解调与分析带来显著的影响。目前，基于FPGA的可对任意带宽中频信号的幅度不平衡进行补偿处理的技术未见报道。
技术实现思路
本专利技术提出了一种适用于宽带接收机的基于FPGA的中频信号幅度不平衡补偿方法，能有效的解决接收机中的中频通道滤波器、放大器等中频调理器件所带来的幅度不平衡的补偿技术难题。本专利技术的技术方案是这样实现的：一种宽带中频信号幅度不平衡补偿方法，包括以下步骤：步骤(一)，通过AD变换器将一定带宽范围的标准幅度的中频信号转换为数字信号并输入到FPGA中，通过FPGA对宽带中频信号进行检波生成各频率点的幅度值；步骤(二)，PC机从FPGA中读取N1个频率点分别对应的幅度值，生成幅度序列A[i]；步骤(三)，将N1长度的幅度序列A[i]扩展成N2长度，前面补M个中频信号下限频率fL频率点的幅度值，后面补M个中频信号上限频率fH频率点的幅度值，再将N2长度的幅度序列进行归一化后得到幅度序列B[i]，将B[i]与标准的低通滤波器幅频响应S[i]相乘得到幅度序列C[i]；步骤(四)，由PC机通过对幅度序列C[i]加窗和IFFT变换生成时域波形T[i]，长度为N2，取中间的N3个数据作为滤波因子序列h[i]；步骤(五)，由PC机将滤波因子序列h[i]装载到FPGA中的补偿滤波器中，补偿滤波器滤波级数为N3级；步骤(六)，FPGA中的补偿滤波器的输出信号即为经过幅度不平衡补偿后的采样序列。可选地，所述步骤(一)中，FPGA采用数字下变频的方式来对输入的中频信号进行检波，并生成该频率点的幅度值。可选地，所述步骤(一)具体为：输入的AD采样信号首先进行数字下变频处理，数字NCO产生的cos和sin两路信号分别与输入信号相乘实现数字混频，生成I、Q路信号进行低通滤波，滤波后的I、Q路信号进行求模运算后生成对应中频信号的幅度值。可选地，所述步骤(三)具体为：首先，将N1点的幅度序列扩充到N2点，在N1点的幅度序列前后分别补M点的幅度值；然后，在幅频响应曲线生成时，将N2点的幅度序列乘以一个标准的低通滤波器幅频响应序列，该N2点的标准低通滤波器幅频响应序列S[i]计算如下：S[i]＝1，1＜i≤NpassS[i]＝1-(i-Npass)/(Nstop-Npass)，Npass＜i＜NstopS[i]＝0，Nstop≤i≤N2；再然后，IFFT采用通用的复IFFT，其两路输入一路使用生成的幅频响应曲线，另一路输入为0，对IFFT变换生成的N2点时域波形进行加窗和截取操作后生成N3个数据。可选地，所述步骤(四)中，截取正中间奇对称的N3个数据归一化并转换成二进制补码后作为滤波因子序列h[i]。可选地，所述步骤(五)中，所述补偿滤波器为FIR型滤波器。本专利技术的有益效果是：(1)适用于任意的中频带宽，可对任意的中频带宽内的幅度不平衡进行测量后生成滤波因子并进行实时滤波；(2)适用于任意的中频幅度不平衡形状，由于各中频模块的幅度不平衡形状都不相同，任意的不平衡形状补偿能力应用范围广；(3)利用接收机现有的FPGA或DSP资源即可完成补偿，不需要增加额外的硬件资源；(4)补偿效果好，经过补偿后的带内幅度平坦度可优于0.1dB。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术的中频信号幅度不平衡补偿方法的原理框图；图2为本专利技术的中频信号幅度不平衡补偿方法中生成的滤波器的频响曲线；图3为本专利技术的方法中各频率点的幅度检波步骤的原理框图；图4为本专利技术的方法中滤波因子生成步骤的原理图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。中频信号调理电路对输入到接收机的中频信号进行滤波或放大，中频信号调理电路中的滤波器和放大器会带来幅度不平衡，宽带中频信号的下限频率为fL，上限频率为fH，针对宽带中频信号的幅度不平衡，本专利技术公开了一种宽带中频信号幅度不平衡补偿方法，采用FPGA进行实时补偿，可对任意中频带宽和任意幅度不平衡形状的中频信号进行幅度补偿，充分发挥全数字方式灵活性强、可任意配置、不占用额外的电路资源等优点，其原理框图如图1所示，具体包括以下步骤：步骤(一)，通过AD变换器将中频信号调理电路输出的宽带标准幅度的中频信号转换为数字信号并输入到FPGA中，通过FPGA对宽带中频信号进行检波生成各频率点的幅度值。步骤(二)，PC机通过ISA接口从FPGA中读取N1个频率点分别对应的幅度值，生成幅度序列A[i]。步骤(三)，将N1长度的幅度序列A[i]扩展成N2长度，前面补M个中频信号下限频率fL频率点的幅度值，后面补M个中频信号上限频率fH频率点的幅度值，再将N2长度的幅度序列进行归一化后得到幅度序列B[i]，将B[i]与标准的低通滤波器幅频响应S[i]相乘得到幅度序列C[i]。AD采样频率为fS，则信号的理论带宽可以达到fs/2，选取理论带宽对应的IFFT点数为N2，根据点数与带宽的比例关系，可确定实际信号带宽应取点数N1＝2*N2*(fH-fL)/fS。增补的点数值M＝(N2-N1)/2。步骤(四)，由PC机通过对幅度序列C[i]加窗和IFFT变换生成时域波形T[i]，长度为N2，取中间的N3个数值，N3的选取范围为41～81，可满足本专利技术的滤波要求。数据转换成二进制补码后作为滤波因子序列h[i]。步骤(五)，由PC机通过ISA接口将滤波因子序列h[i]装载到FPGA中的补偿滤波器中，该滤波器为FIR型滤波器，滤波级数为N3级，滤波因子采用16位长度。优选地，FIR型滤波器的处理时钟与上述AD变换器的处理时钟相同，输入采样率与处理时钟相同。步骤(六)，FPGA中本文档来自技高网...

【技术保护点】
一种宽带中频信号幅度不平衡补偿方法，其特征在于，包括以下步骤：步骤(一)，通过AD变换器将一定带宽范围的标准幅度的中频信号转换为数字信号并输入到FPGA中，通过FPGA对宽带中频信号进行检波生成各频率点的幅度值；步骤(二)，PC机从FPGA中读取N1个频率点分别对应的幅度值，生成幅度序列A[i]；步骤(三)，将N1长度的幅度序列A[i]扩展成N2长度，前面补M个中频信号下限频率fL频率点的幅度值，后面补M个中频信号上限频率fH频率点的幅度值，再将N2长度的幅度序列进行归一化后得到幅度序列B[i]，将B[i]与标准的低通滤波器幅频响应S[i]相乘得到幅度序列C[i]；步骤(四)，由PC机通过对幅度序列C[i]加窗和IFFT变换生成时域波形T[i]，长度为N2，取中间的N3个数据作为滤波因子序列h[i]；步骤(五)，由PC机将滤波因子序列h[i]装载到FPGA中的补偿滤波器中，补偿滤波器滤波级数为N3级；步骤(六)，FPGA中的补偿滤波器的输出信号即为经过幅度不平衡补偿后的采样序列。

【技术特征摘要】
1.一种宽带中频信号幅度不平衡补偿方法，其特征在于，包括以下步骤：步骤(一)，通过AD变换器将一定带宽范围的标准幅度的中频信号转换为数字信号并输入到FPGA中，通过FPGA对数字信号形式的宽带中频信号进行检波生成各频率点的幅度值；步骤(二)，PC机从FPGA中分别读取N1个频率点的对应幅度值，生成幅度序列A[i]；步骤(三)，将N1长度的幅度序列A[i]扩展成N2长度，前面补M个中频信号下限频率fL频率点的幅度值，后面补M个中频信号上限频率fH频率点的幅度值，再将N2长度的幅度序列进行归一化后得到幅度序列B[i]，将B[i]与标准的低通滤波器幅频响应S[i]相乘得到幅度序列C[i]；步骤(四)，由PC机通过对幅度序列C[i]加窗和IFFT变换生成时域波形T[i]，长度为N2，取中间的N3个数据作为滤波因子序列h[i]；步骤(五)，由PC机将滤波因子序列h[i]装载到FPGA中的补偿滤波器中，补偿滤波器滤波级数为...

【专利技术属性】
技术研发人员：徐群，朱卫国，
申请(专利权)人：中国电子科技集团公司第四十一研究所，
类型：发明
国别省市：山东;37