多处理器系统中的处理器间协议技术方案

在多处理器系统中，主处理器可存储用于二级处理器的可执行映像。通信协议有助于将所述可执行映像的映像标头和数据片段从所述主处理器传送到所述二级处理器。所述主处理器与二级处理器之间的消息指示成功地接收到所传送的数据、终止传送进程和确认传送进程。

【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】在多处理器系统中，主处理器可存储用于二级处理器的可执行映像。通信协议有助于将所述可执行映像的映像标头和数据片段从所述主处理器传送到所述二级处理器。所述主处理器与二级处理器之间的消息指示成功地接收到所传送的数据、终止传送进程和确认传送进程。【专利说明】多处理器系统中的处理器间协议相关申请案的交叉参考本申请案是2011年3月21日提交的古普塔(GUPTA)等人的第13/052，516号美国专利申请案的部分继续申请案，所述美国专利申请案主张2010年3月22日提交的马拉玛特(MALAMANT)等人的第61/316，369号美国临时专利申请案、2010年4月14日提交的古普塔等人的第61/324,035号美国临时专利申请案、2010年4月14日提交的古普塔等人的第61/324，122号美国临时专利申请案，和2010年4月19日提交的古普塔等人的第61/325，519号美国临时专利申请案的权益，这些专利申请案的全部揭示内容明确地以引用的方式并入本文中。
以下描述大体上涉及多处理器系统，且更具体来说涉及如下多处理器系统，其中主处理器耦合到存储系统中的一或多个其它处理器(在本文中称为“二级”处理器)的可执行软件映像的非易失性存储器，所述一或多个其它处理器各自耦合到专用易失性存储器，其中以分段式格式(例如，使用直接分散加载程序)将可执行软件映像从主处理器有效地传达到二级处理器。
技术介绍
处理器执行软件代码以执行操作。处理器可使用待执行以用于启动的特定软件代码(统称为启动代码)。在多处理器系统中，每一处理器可使用相应启动代码以用于启动。作为一实例，在包含应用处理器和调制解调器处理器的智能电话装置中，处理器中的每一者可使用相应启动代码以用于启动。并入有多个处理器(例如，集成有单独的调制解调器处理器芯片的独立应用处理器芯片)的大量装置(例如，智能电话)中存在问题。快闪/非易失性存储器组件可用于处理器中的每一者，这是因为每一处理器均具有可执行映像和文件系统的非易失性存储器(例如，永久性存储装置)。举例来说，可将处理器的启动代码存储到处理器的相应非易失性存储器(例如，快闪存储器、只读存储器(ROM)等)，且在加电之后，从其相应非易失性存储器加载启动代码软件以供处理器执行。因此，在这种类型的架构中，并不要求将可执行软件(例如，处理器的启动代码)从系统中的另一处理器加载到所述处理器。然而，将专用非易失性存储器添加到每一处理器占据较多电路板空间，从而增加了电路板大小。一些设计可使用随机存取存储器(RAM)与快闪存储器的组合式芯片(其中RAM和快闪装置堆叠为一个封装以减少大小)来减少板大小。虽然多芯片封装解决方案确实在一定程度上减少了所需要的电路板覆盖面积，但这可能增加成本。在一些多处理器系统中，可将软件从另一处理器加载到一个处理器。举例来说，假设多处理器系统中的第一处理器负责将用于系统中的一或多个其它处理器的启动代码存储到其非易失性存储器；其中在加电之后，不同于此类启动代码驻留于其它处理器的非易失性存储器中，第一处理器的任务为将相应启动代码加载到其它处理器。在这种类型的系统中，将软件(例如，启动映像)从第一处理器下载到其它处理器(例如，其它处理器的易失性存储器)，且之后，接收处理器使用所下载映像进行启动。常常，待加载的软件映像为二进制多段式映像。举例来说，软件映像可包含一标头后面跟着多个代码片段。当将软件映像从外部装置(例如，从另一处理器)加载到目标装置(例如，目标处理器)上时，可存在通过启动加载程序将二进制多段式映像传送到系统存储器中，且接着稍后传送到目标位置的中间步骤。在将软件映像从第一 “主”处理器加载到目标“二级”处理器上的系统中，执行此加载的一种方式为分配接收每一包的临时缓冲区，且每一包将具有相关联的包标头信息以及有效负载。在此状况下，有效负载将是实际映像数据。从临时缓冲区可对有效负载进行一些处理，且接着可将有效负载复制到最后目的地。临时缓冲区可位于系统存储器中，例如内部随机存取存储器(RAM)或双数据速率(DDR)存储器中。因此，在使用中间缓冲区的情况下，将从主处理器下载到二级处理器的数据复制到中间缓冲区中。以此方式，缓冲区用于从主处理器接收映像数据的部分，且可将映像数据从缓冲区分散到二级处理器的存储器(例如，易失性存储器)中。可在不同于实施二级处理器的芯片的芯片上实施主处理器和存储用于二级处理器的启动映像的其非易失性存储器。因此，为了将数据从主处理器的非易失性存储器传送到二级处理器(例如，二级处理器的易失性存储器)，可利用基于包的通信，其中包标头包含于传达到二级处理器的每一包中。将包存储于中间缓冲区中，并对所接收的包执行一些处理，使得可将数据存储于其最后目的地中(例如，二级处理器的易失性存储器内)。
技术实现思路
提供一种多处理器系统中的两个处理器之间的通信方法。所述方法包含由二级处理器起始与主处理器的通信。所述方法还包含由所述二级处理器指令所述主处理器，以传送用于可执行软件映像的映像标头。所述可执行软件映像包含所述映像标头和数据片段。所述方法进一步包含由所述二级处理器接收所述映像标头和数据片段。所述方法又包含由所述二级处理器向所述主处理器指示成功地接收到所述映像标头和数据片段。所述方法进一步包含由所述二级处理器从所述主处理器接收终止所述可执行软件映像传送的指示。所述方法还包含由所述二级处理器向所述主处理器确认接收到终止传送的所述指示。提供一种多处理器装置。所述装置包含用于由二级处理器起始与主处理器的通信的装置。所述装置还包含用于由所述二级处理器指令所述主处理器传送用于可执行软件映像的映像标头的装置。所述可执行软件映像包含所述映像标头和数据片段。所述装置进一步包含用于由所述二级处理器接收所述映像标头和数据片段的装置。所述装置又包含用于由所述二级处理器向所述主处理器指示成功地接收到所述映像标头和数据片段的装置。所述装置进一步包含用于由所述二级处理器从所述主处理器接收终止所述可执行软件映像传送的指示的装置。所述装置还包含用于由所述二级处理器向所述主处理器确认接收到终止传送的所述指示的装置。提供一种计算机程序产品。所述计算机程序产品包含其上记录有非暂时性程序代码的非暂时性计算机可读媒体。所述非暂时性程序代码包含用以由二级处理器起始与主处理器的通信的程序代码。所述非暂时性程序代码进一步包含用以由所述二级处理器指令所述主处理器传送用于可执行软件映像的映像标头的程序代码。所述可执行软件映像包含映像标头和数据片段。所述非暂时性程序代码进一步包含用以由所述二级处理器接收所述映像标头和数据片段的程序代码。所述非暂时性程序代码又包含用以由所述二级处理器向所述主处理器指示成功地接收到所述映像标头和至少一个数据片段的程序代码。所述非暂时性程序代码进一步包含用以由所述二级处理器从所述主处理器接收终止所述可执行软件映像传送的指示的程序代码。所述非暂时性程序代码还包含用以由所述二级处理器向所述主处理器确认接收到终止传送的所述指示的程序代码。提供一种多处理器系统中的两个处理器之间的通信方法。所述方法包含由主处理器接收传送用于可执行软件映像的映像标头的指令。所述可执行软件映像包含所述映像标头和数据片段。所述方法还包含本文档来自技高网...

【技术保护点】
一种在多处理器系统中的两个处理器之间的通信方法，所述方法包括：由二级处理器起始与主处理器的通信；由所述二级处理器指令所述主处理器传送用于可执行软件映像的映像标头，所述可执行软件映像包括所述映像标头和至少一个数据片段；由所述二级处理器接收所述映像标头和至少一个数据片段；由所述二级处理器向所述主处理器指示成功地接收到所述映像标头和至少一个数据片段；由所述二级处理器从所述主处理器接收终止所述可执行软件映像传送的指示；和由所述二级处理器向所述主处理器确认接收到所述终止传送指示。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：尼丁·古谱塔，丹尼尔·H·金，伊戈尔·马拉曼特，史蒂夫·黑尼辰，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US