半导体器件及其形成方法、非瞬时计算机可读存储介质技术

本发明专利技术公开了半导体器件及其形成方法、非瞬时计算机可读存储介质。本发明专利技术具体公开了形成异质结双极晶体管地方法，该方法包括提供包括至少本征基极区域和发射极基座区域的结构。在本征基极区域上形成堆叠。堆叠包括多晶硅层和顶部牺牲氧化物层。在结构中形成沟槽。沟槽限定本征基极区域和堆叠的范围。在堆叠周围的两个区域形成非本征基极。通过选择性外延生长工艺形成非本征基极，以在沟槽之上产生桥。桥连接所述两个区域。在堆叠中提供开口。开口暴露本征基极区域的一部分。在开口中形成发射极。

【技术实现步骤摘要】
半导体器件及其形成方法、非瞬时计算机可读存储介质
本专利技术涉及半导体结构，更具体地，涉及双极互补金属-氧化物-半导体(BiCMOS)集成结构，其包括具有自对准发射极、基极和集电极的双极晶体管，通过选择性外延形成基极以桥接基极区域。
技术介绍
近年来，为完善单个晶片上的集成双极和互补金属氧化物半导体(BiCMOS)技术的方法，人们付出了极大的努力。高性能电路急需在单个(“BiCMOS”)工艺中结合CMOS和双极工艺的能力。例如，CMOS晶体管本质上是可以实现高封装密度的具有大噪声容限的低功率器件。同时，双极晶体管提供了在开关速度和电流驱动方面的优势。双极晶体管的特征还在于非常适于驱动电容性负载的高跨导(transconductance)。除了增强器件开关速度的积极效果之外，存在的问题是双极晶体管的集电极中的改变具有一些潜在的负面副效果。一个问题是集电极基极空间电荷区域中的电场增大导致雪崩倍增的增大。第二个问题是增大了器件的自热。在G.Freeman、J.-S.Rieh、B.Jagannathan、Z.Yang、F.Guarin、A.Joseph、D.Ahigren于2003年3月30日在Proc.IEEEReliabilityPhysicsSymposium发表的“SiGeHBTPerformanceandReliabilityTrendsthroughf.sub.Tof350GHz”(以下称为Freeman2003)中以及在M.Rickelt、H.M.Rein和E.Rose于2001年4月在IEEETrans.onElectronDevicesVol.48n.4p.774-783上发表的“InfluenceofImpact-IonizationInducedInstabilitiesontheMaximumUsableOutputVoltageofSi-BipolarTransistors”(以下称为Rickelt2001)中详细描述了这些效果。器件的自热增大的问题的一个解决方案是在器件的较大区域上散布(spread)电流，从而在器件的较大区域上散布功率，这减小了热阻并减小了器件的温度上升。通常，由于器件的电流密度因为集电极浓度增大而增大，光刻限定的发射极的宽度在电流密度增大的情况下反而减小，导致器件的每单位长度上的相似电流。在同一电路中集成MOS器件和双极器件中出现的难题之一是形成每个单独的器件所需的制造步骤经常在根本上是不同的。也就是说，用来制造双极器件的步骤与制造CMOS或MOS器件所需的步骤非常不同。
技术实现思路
根据本专利技术的实施例公开了一种形成异质结双极晶体管的方法。该方法包括提供至少包括本征基极区域和发射极基座区域(emitterpedestalregion)的结构。在本征基极区域形成堆叠。所述堆叠包括多晶硅层和顶部牺牲氧化物层。在结构中形成沟槽。沟槽限定本征基极区域和堆叠的范围。在堆叠周围的两个区域处形成非本征基极。通过选择性外延生长工艺形成非本征基极，以在沟槽之上产生桥。所述桥连接所述两个区域。在堆叠中提供开口。开口暴露本征基极区域的一部分。在开口中形成发射极。根据本专利技术的另一实施例，公开了一种形成半导体器件的方法。所述方法包括在晶片上提供自对准牺牲发射极工艺基座堆叠(self-alignedsacrificialemitterprocesspedestalstack)。在晶片上生长SiGe层。在晶片中形成沟槽。沟槽限定基座堆叠的范围并限定双极晶体管的本征基极。执行选择性外延生长工艺以在堆叠周围的两个区域处形成非本征基极，以及在沟槽之上形成桥。所述桥连接所述两个区域。选择性外延生长工艺确保基本上没有源于沟槽的底部的生长。在基座堆叠中形成发射极窗口。在发射极窗口中执行原位掺杂(in-situdoped)发射极沉积。执行光刻和蚀刻以限定所述双极晶体管的发射极。根据本专利技术的另一实施例，公开了一种半导体器件。所述半导体器件包括双极晶体管，所述双极晶体管包括位于多层基板的有源区域中的集电极、发射极、以及布置在发射极和集电极之间本征基极。沟槽限定发射极和本征基极的范围。非本征基极在沟槽之上形成桥。根据另一示例，公开了一种由计算机化的设备可读的非瞬时计算机可读存储介质。该非瞬时计算机可读存储介质存储执指令，所述指令可被计算机化设备执行，以执行在至少包括本征基极区域和发射极基座区域的结构中形成异质结双极晶体管的方法。根据该方法，在所述本征基极区域上形成堆叠。堆叠包括多晶硅层和顶部牺牲氧化物层。在所述结构中形成沟槽。沟槽限定本征基极区域和堆叠的范围。在堆叠周围的两个区域形成非本征基极。通过选择性外延生长工艺形成非本征基极，以在沟槽之上产生桥。所述桥连接所述两个区域。在堆叠中提供开口。开口暴露本征基极区域的一部分。在开口中形成发射极。附图说明参照附图，在此通过以下对示例性实施例的详细描述，将更好地理解本专利技术的上述以及其他示例性目的、各方面以及优点，其中：图1至图20是根据本专利技术实施例制造SASE(self-alignedsacrificialemitter，自对准牺牲发射极)桥结构过程中的半导体结构截面图的示意图；图21是示出本专利技术的实施例的流程图；以及图22是根据本专利技术实施例的硬件系统的示意图。具体实施方式晶体管可以是双极晶体管或场效应晶体管(FET)。双极结型晶体管可以与互补金属-氧化物-半导体(CMOS)场效应晶体管结合形成双极互补金属-氧化物-半导体(BiCMOS)集成电路，其利用上述两种类型晶体管的有利特征。在此描述的技术是BiCMOS，其意味着在同一晶片上构建两种类型的晶体管，即FET和双极晶体管。传统的双极结型晶体管包括三个半导体区域，即，发射极、基极和集电极区域。通常，双极结型晶体管包括一对p-n结，也就是发射极-基极结和集电极-基极结。异质结双极晶体管(HBT)是采用至少两种半导体材料(具有不同的带隙)用于发射极区域和基极区域，形成异质结的各种双极结型晶体管。例如，HBT的基极可以由锗硅(SiGe)组成，其特征是带隙比通常组成HBT的发射极的硅的带隙窄。P型晶体管(positive-typetransistor)在作为半导体区域的本征半导体基板内采用诸如硼、铝、镓等的杂质(以产生价电子的不足)。类似地，N型晶体管(negative-typetransistor)在作为半导体区域的本征半导体基板内采用诸如锑、砷或磷等的杂质(以产生过量的价电子)。通常，通过将杂质沉积或注入进基板中以形成至少一个半导体沟道区域(以基板顶表面(上表面)下方的浅沟槽隔离区域为界)，来形成晶体管结构。本文中的“基板”可包括适合给定目的的任何材料(不管是已知的还是在未来开发出的)，并可包括例如Si、SiC、SiGe、SiGeC、其他III-V族或II-VI族化合物半导体、或有机半导体结构等。“浅沟槽隔离(STI)”结构是本领域普通技术人员已知的结构，并且通常通过在基板内图案化开口/沟槽并用高绝缘材料生长或填充开口而形成(这允许基板的不同有源区域彼此电隔离(electricallyisolated))。现在参照附图，附图示出了半导体晶片上的BiCOMS晶体管的方法和结构的示例性示图。就本文目的而言，“半导体”本文档来自技高网...

【技术保护点】
一种形成异质结双极晶体管的方法，包括以下步骤:提供包括至少本征基极区域和发射极基座区域的结构;在所述本征基极区域上形成堆叠，所述堆叠包括多晶硅层和顶部牺牲氧化物层;在所述结构中形成沟槽，所述沟槽限定所述本征基极区域和所述堆叠的范围；执行选择性外延生长工艺，以在所述堆叠周围形成非本征基极，所述非本征基极在所述沟槽之上产生桥;在所述堆叠中提供开口，所述开口暴露所述本征基极区域的一部分;以及在所述开口中形成发射极。

【技术特征摘要】
2012.09.26 US 13/627,1791.一种形成异质结双极晶体管的方法，包括以下步骤：提供包括至少本征基极区域和发射极基座区域的结构，其中所述发射极基座区域包括发射极堆叠，所述堆叠包括多晶硅层和顶部牺牲氧化物层；在所述本征基极区域上形成所述堆叠；在所述结构中的堆叠周围形成沟槽，所述沟槽限定所述本征基极区域和所述堆叠的范围；执行选择性外延生长工艺，以在所述堆叠周围形成非本征基极，所述非本征基极在所述沟槽之上产生桥；在所述堆叠中提供开口，所述开口暴露所述本征基极区域的一部分；以及在所述开口中形成发射极。2.根据权利要求1所述的方法，所述结构还包括集电极区域，所述集电极区域位于与所述发射极竖直对准的位置，所述集电极区域通过浅沟槽隔离与邻近的结构电隔离。3.根据权利要求1所述的方法，所述形成沟槽包括：执行蚀刻工艺以产生所述沟槽；在所述沟槽中形成氧化物层；在所述沟槽中沉积氮化物层；以及执行对所述氮化物的蚀刻，以形成所述沟槽内的间隔体，所述蚀刻具有足够的过蚀刻，以在所述堆叠上的氧化物间隔体之上不留下氮化物。4.根据权利要求1所述的方法，所述形成堆叠还包括：在所述堆叠周围形成氮化物间隔体；以及形成邻近所述氮化物间隔体的氧化物间隔体。5.根据权利要求1所述的方法，所述在所述堆叠中提供开口包括：在所述结构上沉积氧化物层；化学机械抛光所述氧化物层；使用反应离子蚀刻工艺执行氧化物凹陷蚀刻，以减小所述氧化物层的厚度；以及在所述堆叠中执行多晶硅蚀刻，从而暴露所述本征基极。6.根据权利要求1所述的方法，所述在所述开口中形成发射极包括：在所述开口中执行原位掺杂发射极沉积；以及执行光刻和蚀刻以限定所述发射极。7.一种形成半导体器件的方法，包括：在晶片上提供自对准牺牲发射极工艺基座堆叠，所述基座堆叠包括多晶硅层和顶部牺牲氧化物层；在所述晶片中的基座堆叠周围形成沟槽，所述沟槽限定所述基座堆叠的范围并限定双极晶体管的本征基极；执行选择性外延生长工艺以在所述基座堆叠周围施加SiGe层，以在所述堆叠周围的两个区域处形成非本征基极，并且在所述沟槽之上形成桥，所述桥连接所述两个区域，所述选择性外延生长工艺确保基本上没有源自所述沟槽的底部的生长；在所述基座堆叠中形成发射极窗口；在所述发射极窗口中执行原位掺杂发射极沉积；以及执行光刻和蚀刻以限定所述双极晶体管的发射极。8.根据权利要求7所述的方法，所述晶片还包括硅层，所述硅层包括所述晶体管的集电极，所述集电极位...

【专利技术属性】
技术研发人员：JW阿基森，KK钱，DL哈拉米，刘奇志，JJ佩卡里克，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国;US