包括金刚石层的器件制造技术

一种器件包括衬底层、金刚石层和器件层。所述器件层被图案化。所述金刚石层与所述器件层所关联的图案相合。

【技术实现步骤摘要】
【国外来华专利技术】包括金刚石层的器件
技术介绍
绝缘体上硅(Si)(SOI)是一种标准的硅基器件平台，包括可为诸如SiO2的氧化物(即掩埋氧化物(BOX)层)的绝缘体层。然而，SiO2具有极差的热导率(大约1.3W/m/℃)，妨碍了有效的散热并造成器件发热和性能和/或可靠性下降。附图说明图1是根据示例的包括金刚石层的器件的截面侧视图。图2是根据示例的包括多个部件、中间材料层和金刚石层的器件的截面侧视图。图3是根据示例的包括金刚石层和不对称器件层的器件的截面侧视图。图4是根据示例的包括金刚石层和不对称器件层的器件的截面侧视图。图5A是根据示例的包括绝缘图案化结构和金刚石层的器件的截面侧视图。图5B是根据示例的包括绝缘图案化结构和金刚石层的器件的截面侧视图。图5C是根据示例的包括绝缘图案化结构和金刚石层的器件的截面侧视图。图5D是根据示例的包括绝缘图案化结构和金刚石层的器件的截面侧视图。图6A是根据示例的包括金刚石层的器件的截面侧视图。图6B是根据示例的包括金刚石层的器件的截面侧视图。图7A-7J是根据示例的包括金刚石层的器件的制造方法的截面侧视图。现在将结合附图描述当前的示例。在附图中，相同的附图标记可以指代相同或功能类似的元件。具体实施方式器件平台可包括金刚石层以增强性能。金刚石上硅(SOD)或其它金刚石上半导体(例如砷化镓(GaAs))器件平台，可被用于电子和光子器件，例如高端微处理器、用于光学互连的激光光源和其它器件。例如，金刚石层可提供极佳的散热能力，且可提供热导率以将热从器件层传出。图1是根据示例的包括金刚石层104的器件100的截面侧视图。金刚石层104联接至衬底层102和器件层106。器件层106可为诸如硅(Si)的半导体，且可使用SmartCutTM或其它技术从诸如裸Si衬底或SOI衬底的半导体晶圆获得。衬底层102可以作为处理衬底(handlesubstrate)而获得。金刚石层104可被抛光以将衬底层102联接至金刚石层104。在示例中，衬底层102可被直接晶圆接合至金刚石层104。器件层106可为诸如Si、砷化镓(GaAs)等的半导体，包括用于提供高折射率的波导器件的材料。器件层106可从诸如裸Si衬底或SOI衬底的半导体晶圆获得。器件层106可使用SmartCutTM或其它技术来获得，包括抛光去除或以其它方式去除源晶圆的部分。器件层106可包括图案化结构108。例如，图案化结构108可包括器件电路、波导和/或其它结构。图案化结构108的至少一部分可向下延伸至金刚石层104中。图案化结构108可通过图案化/蚀刻器件层106的下侧面而形成。在示例中，图案化结构108可为诸如波导的光学器件和/或诸如器件电路的电子器件。图案化结构108可包括其它特征，包括绝缘体上硅(SOI)封装的部分和/或沉积的金属层，因为图案化结构108不限于空白硅，并且可包括不同的区域和不同的结构。金刚石层104可与器件层106的图案化结构108相合。在示例中，金刚石可使用化学气相沉积(CVD)或其它工艺空白地沉积在图案化结构108上，由此使金刚石层104与图案化结构108的各种表面相合。相合的金刚石层104可填满器件层106的图案化结构108的整个形貌，包括图案化结构108的侧壁。金刚石层104可包括单晶或多晶结构。单晶金刚石具有非常高的热导率，价格高，而且难以大尺寸而得到，潜在地限制了单晶金刚石晶圆的成本效益大小和/或增加了这种金刚石基器件的成本。多晶金刚石具有比单晶金刚石低的热导率，但是价格较低且易于扩大规模。金刚石层104可提供高达2400瓦特/米/开尔文度(W/m/K)的热导率。金刚石层104可被夹置在器件层106和衬底层102之间，以为器件层106提供热传导。器件的热，例如来自器件层106的热，可经由金刚石层104快速地耗散至衬底层102。器件层106的上部分可通过选择性地移除器件层106的一部分而获得。在示例中，器件层106可由SOI晶圆形成，由此，硅部分和氧化物部分(例如掩埋氧化物(BOX)层)可从SOI晶圆移除而留下硅层用于获得器件层106。另外，源SOI晶圆的BOX层在其移除之前可被用作掩膜层。可替代地，器件层106可通过“智能切割(Smart-cut)”技术而由硅晶圆形成，该技术将器件层106从它的母硅晶圆分裂出来，因而母硅晶圆可被重复使用。器件层106的上部分可以被制备为联接至可与器件层106交互的部件，或是已经处在要联接至可与器件层106交互的部件的状态。图2是根据示例的包括多个部件210、中间材料层212和金刚石层204的器件200的截面侧视图。器件200可包括SOD器件上的III-V族混合物。部件210的一部分可包括诸如磷化铟的III-V族层。器件200可包括具有谐振器几何结构的混合型激光器和调制器以及混合型光电探测器，这种器件200可用作包括光子数据链路的光子集成电路(PIC)的芯片上光源，且可用于波分复用(WDM)、增减滤波器/路由器、开关、传感器、调制器、缓冲器以及芯片上光学互连应用、诸如复用器和其它波导部件的无源部件以及诸如激光器、光电探测器和调制器的有源部件。与器件层206相关联的图案化结构208可例如基于光学耦合联接至部件210，以提供光学模态区域230。与图案化结构208相关联的波导横向尺寸222可提供单横向混合模态的波引导。部件横向尺寸220可比波导横向尺寸222宽，因为部件210可能与制造容差和器件串联电阻方面相关联。通过形成窄的波导或其它图案化结构208，即使部件210(例如III-V族环波导)具有对于单模态体系而言反而太宽的部件横向尺寸220，器件200的操作也可以实现单混合模态。更具体地，波导模态可依赖于波导的宽度，而波导可为单模态波导或多模态波导。单模态可以与窄波导相关联，以使它的宽度窄到足以支撑基本模态。但是，顶部部分/部件210可以与增大的宽度相关联以便解决涉及部件210的其它考虑。例如，部件横向尺寸220可有利于部件210相对于该图案化结构208的对准，帮助避免由于部件210中的量子阱有源区以及被蚀刻的侧壁太靠近光学模态区域230所致的太窄部件的电气性问题，以及诸如电泄漏的其它电气性能问题。图案化结构208可独立于部件210而提供，例如通过在沉积金刚石层204之前图案化器件层206。因此，对于诸如器件200的SOD平台而言，与波导(或其它图案化结构208)相关联的横向尺寸222可比部件横向尺寸220窄。因此，在不需要缩小部件210或引发相关尺寸问题的情况下，混合光学模态区域230会受波导横向尺寸222的影响以提供单模态的好处。鉴于材料电阻正比于材料的长度并且反比于材料的截面积，较宽的部件横向尺寸220会是有利的。对于部件210而言，载流子可从顶部区域注入。如果部件横向尺寸220(例如共振环的环长度)较宽，则它的截面可能较大，并且它的电阻较低，降低热并进一步保持单模态操作。中间材料层212可被提供以将金刚石层204联接至衬底层202。在示例中，中间材料层212可被沉积于金刚石层204上。中间材料层212可与抛光兼容，例如用于增强至诸如衬底层202的其它层的接合。中间材料层212可包括诸如铝金属、铜金属、铝的氧化物、铍的氧化物、多晶硅和可存活于CMOS制造环境、具本文档来自技高网...

【技术保护点】
一种器件包括：衬底层；联接至所述衬底层的金刚石层；以及器件层，包括通过所述金刚石层而与所述衬底层分隔开的图案化结构，其中所述金刚石层与所述图案化结构相合。

【技术特征摘要】
【国外来华专利技术】1.一种包括金刚石层的器件，包括：衬底层；联接至所述衬底层的所述金刚石层；以及器件层，包括通过所述金刚石层而与所述衬底层分隔开的图案化结构，其中所述图案化结构通过蚀刻所述器件层的下侧面而形成，且所述金刚石层被沉积在所述图案化结构上，并填满所述器件层的所述图案化结构的整个形貌以使所述金刚石层与所述图案化结构相合。2.根据权利要求1所述的器件，其中所述器件层的顶面联接至与所述图案化结构相关联以与所述图案化结构交互的部件。3.根据权利要求1所述的器件，其中所述图案化结构的上部相对于所述图案化结构的下部被不对称图案化。4.根据权利要求1所述的器件，其中所述器件层包括被电介质封装的绝缘图案化结构。5.根据权利要求4所述的器件，其中所述器件层的绝缘图案化结构与至少是以下之一的部件相关联:(i)热调谐的部件，(ii)热不敏感的部件，以及(iii)非生热的部件。6.一种金刚石上硅(SOD)的器件，包括:衬底层；联接至所述衬底层的金刚石层；以及硅器件层，所述硅器件层被图案化有波导，且联接至所述金刚石层，其中所述波导通过蚀刻所述硅器件层的下侧面而形成，且所述金刚石层填满所述硅器件层的所述波导的整个形貌以使所述金刚石层与所述波导相合。7.根据权利要求6所述的器件，其中所述金刚石层经由至少一个中间材料层而联接至所述衬底层，所述至少一个中间材料层具有比透明绝缘体的热导率大的热导率。8.根据权利要求6所述的器件，其中所述硅器件层的顶面相对于所述硅器件层的底面被不对称图案化，以使所述波导被结构化为：为与所述波导相互作用的载流子提供流过所述波导所提供的光学模态区域的中心的路径。9...

【专利技术属性】
技术研发人员：梁迪，雷蒙德·G·博索雷，
申请(专利权)人：惠普发展公司，有限责任合伙企业，
类型：发明
国别省市：美国;US