集成知识产权（Ip）块到处理器中制造技术

在一个实施例中，本发明专利技术包括形成在单个半导体管芯上的装置，其具有一个或多个核心、存储器控制器、以及耦合到存储器控制器的中心部件。中心部件包括多个结构，每个结构根据第一协议经由目标接口和主接口与外围控制器通信，其中结构在上游方向经由第一多个目标接口串联耦合，在下游方向经由第二多个目标接口串联耦合。描述并要求了其他实施例。

【技术实现步骤摘要】
【国外来华专利技术】集成知识产权(Ip)块到处理器中
技术介绍
在高性能和低功耗两个环节的主流处理器芯片正更多地集成额外的功能，例如图形、显示引擎、安全引擎、PCIeTM端口(即端口为按照外围组件互连快速(PCIExpressTM(PCIeTM))规范基础规范版本2.0(2007年公布)(此后称为PCIeTM规范)和其他基于PCIeTM的外围设备，同时保持对符合PCI规范的设备的旧有支持，例如外围组件互连(PCI)本地总线规范，版本3.0(2002年公布)(此后称为PCI规范))。由于来自服务器、桌面、移动、嵌入式、超级移动和移动互连网设备领域的不同要求，这样的设计被高度划分。不同的市场寻求使用单芯片片上系统(SoC)解决方案，其将处理器核心、存储器控制器、输入/输出控制器和其他特定领域的加速元件中的至少一些合并到单芯片。然而，由于难以在单个管芯上集成不同的知识产权(IP)块，所以聚集这些特征的设计出现的慢。特别如此的是，IP块可以有各种要求和设计独特性，并且可以要求许多专用线、通信协议等，以使他们能够合并到SoC中。其结果是，开发的每个SoC或者其他先进的半导体设备要求大量的设计复杂度和定制以合并不同的IP块到单个设备。由于处理器设计和IP块设计两者的定制性质，难以设计容纳通用目的处理器核心与这样的IP块的任何SoC。附图说明图1是按照本专利技术的实施例的基本互连架构的框图。图2是按照本专利技术的实施例的互连架构的进一步细节的框图。图3是按照本专利技术的实施例的SoC的高级别框图。图4是按照本专利技术的另一实施例的系统的框图。图5是按照本专利技术的实施例的边带互连的框图。具体实施方式在各种实施例中，不同的部件例如直接媒体接口(DMI)/PCIeTM控制器、显示引擎、可管理性引擎、存储器仲裁器、核心、功率控制单元和其他这样的部件可以使用片上协议进行集成。更具体的，在单个半导体管芯上实现的所有这些部件可以通过提供高带宽主要通信和低带宽边带通信的结构的一个或多个层级耦合。通过多个结构接口实现的中心部件可以提供基本平台以使更多的IP能够集成到处理器和SoC中。实施例可以用于许多不同类型的系统。例如，在这里描述的实现可以被用于连接半导体设备，例如处理器或者可以装配到单个半导体管芯上的其他半导体设备。在特定的实现中，设备可以是片上系统(SoC)或者其他先进的处理器，包括各种同类的和/或异类的处理代理和如网络部件的额外部件，例如路由器、控制器、桥设备、存储器等等。一些实现可以被用于按照给定的规范设计的半导体设备，所述规范例如是由半导体制造商发布的集成片上系统结构(IOSF)规范，用来提供标准化的用于在SoC或者其他芯片内附着知识产权(IP)块的片上互连协议。这样的IP块可以有不同类型，包括通用目的的处理器，例如顺序或者无序核心、固定功能单元、图形处理器、控制器以及其它。通过标准化互连协议，因此实现了在不同类型的芯片中更广泛使用IP代理的框架。因此，不仅半导体制造商可以跨越广泛的各种客户领域有效地设计不同类型的芯片，而且可以通过规范使第三方可以设计逻辑(例如IP代理)以在这样的芯片中并入。并且此外，通过为互连协议的多个面提供多个选项，能有效地适应设计重用。尽管在这里结合这个IOSF规范描述的实施例，但对本专利技术范围的理解并不限于这一点，并且实施例可以被用于许多不同类型的系统。现在参照图1，显示了按照本专利技术的实施例的基本互连架构的框图。如图1显示的，系统10可以是片上系统的一部分或者其他半导体设备，并且包括在各部件间作为互连的结构20。在显示的实现中，这些部件包括IP代理30和40，其可以是用来提供各种功能(例如计算能力、图形能力等)的独立的IP块。在一个实施例中，这些IP代理因此是具有遵从IOSF规范的接口的IP块或者逻辑设备。如进一步看到的，结构20也与桥50接口连接。尽管在图1的实施例中为了易于解释而没有显示，但应当理解，桥50可以作为到其它系统部件(例如，在相同的芯片上或者一个或多个不同芯片上)的接口。如将要在下面进一步描述的，在图1中显示的每个元件，也就是结构、IP代理、以及桥，可以包括用于处理各种信号的通信的一个或多个接口。这些接口可以根据IOSF规范进行定义，所述规范定义了用于在这些接口上通信的信号、用于在代理之间交换信息的协议、用于开始和管理信息交换的仲裁和流控制机制、支持的地址解码和转换能力、为带内或者带外通信传递消息、功率管理、测试、验证、以及调试支持。IOSF规范包括可以提供给每个代理的3个独立接口，也就是主要接口、边带消息接口、以及可测试性或者为测试设计(DFx)接口。根据IOSF规范，代理可以支持这些接口的任何组合。特别的，代理可以支持0-N主要接口、0-N边带消息接口和可选的DFx接口。然而根据规范，代理必须支持这3个接口中的至少一个。结构20可以是在不同的代理之间移动数据的硬件元件。注意到结构20的拓扑可以是特定于产品的。例如，结构可以实现为总线、层级总线、级联集线器等。现在参照图2，显示了按照本专利技术的实施例的互连架构的进一步细节的框图。如图2显示的，结构110包括各种接口，包括主要接口112、DFx接口114以及边带接口116。主要接口112可以例如用于在主机处理器(例如中央处理单元(CPU))或者其他处理器与代理之间的带内通信。主要接口112可以进一步使能在代理和支持的结构之间的同级事务通信。包括存储器、输入输出(IO)、配置、和带内传递消息的所有事务类型可以经由主要接口112进行输送。因此主要接口可以用作在同级之间传送数据和/或与上游部件通信的高性能接口。在各种实现中，主要接口112实现拆分事务协议以达到最大并发。也就是，这个协议规定了请求阶段、授权阶段、以及命令和数据阶段。在各种实施例中，主要接口112支持三个基本请求类型：投递的、非投递的、以及完成指示(completion)。通常，投递事务是如下的事务：当由源发送时，所述事务被源认为是完成的，并且源不接收关于事务的完成指示或者其他确认消息。一个这样的投递事务的示例可以是写入事务。相反，非投递事务不被源认为是完成的，直到接收到返回消息，也就是完成指示。非投递事务的一个示例是读取事务，其中源代理请求读取数据。因此，完成指示消息提供请求的数据。此外，主要接口112支持差异信道的概念，以提供独立数据流过系统的机制。如将要进一步描述的，主要接口112自己可以包括开始事务的主接口和接收事务的目标接口。主要的主接口可以进一步再分为请求接口、命令接口、以及数据接口。请求接口可以用于为事务的命令和数据的移动提供控制。在各种实施例中，主要接口112可以支持PCI排序规则和枚举。接着，边带接口116可以是用于通信所有带外信息的标准机制。以这种方式，可以避免为给定实现设计的特别目的的线，增强了跨越广泛的各种芯片的IP重用的能力。因此相反于使用专用的线来处理带外通信(例如状态、中断、功率管理、配置遮蔽(shadowing)、测试模式等)的IP块，根据IOSF规范的边带接口116标准化所有的带外通信，促进了模块化并且减少了用于跨越不同设计的IP重用的验证要求。总而言之，边带接口116可以被用于通信低性能信息，而不是用于通常可以经由主要接口112通信的主要数据传送。如在图2中进一步示出本文档来自技高网...

【技术保护点】
一种装置，包括：至少一个核心；耦合到所述至少一个核心的存储器控制器；以及耦合到所述存储器控制器的中心部件，所述中心部件包括多个结构，每个结构根据第一协议经由目标接口和主接口与至少一个外围控制器通信，其中所述多个结构在上游方向经由第一多个目标接口串联耦合，且在下游方向经由第二多个目标接口串联耦合。

【技术特征摘要】
【国外来华专利技术】2011.08.31 US 13/222,3621.一种片上系统(SoC)，包括：至少一个核心；耦合到所述至少一个核心的存储器控制器；以及耦合到所述存储器控制器的中心部件，所述中心部件包括多个结构，每个结构具有目标接口和主接口，所述每个结构根据第一协议经由所述目标接口和所述主接口与至少一个外围控制器通信，其中所述多个结构在上游方向经由第一多个目标接口串联耦合，且在下游方向经由第二多个目标接口串联耦合，其中所述多个结构中的第一结构经由具有第一宽度的目标接口和具有第二宽度的主接口耦合到第一外围控制器，所述第二宽度大于所述第一宽度。2.如权利要求1所述的片上系统(SoC)，其中所述至少一个核心、所述存储器控制器以及所述中心部件被配置在单个半导体管芯上。3.如权利要求1所述的片上系统(SoC)，其中所述第一结构的主接口和所述第一外围控制器的目标接口包括多个虚拟信道。4.如权利要求1所述的片上系统(SoC)，其中耦合到所述存储器控制器的所述多个结构中的上游结构用于经由耦合到所述存储器控制器的单个虚拟信道传送来自多个第一虚拟信道的、从所述多个结构中的其他结构接收到的业务。5.如权利要求4所述的片上系统(SoC)，其中所述上游结构包括对应于源代理的源标识符，且事务被发往所述存储器控制器。6.如权利要求5所述的片上系统(SoC)，其中所述上游结构用于从所述存储器控制器接收具有所述源标识符的所述事务的完成指示，并且响应于所述源标识符将所述完成指示路由到所述源代理。7.如权利要求1所述的片上系统(SoC)，其中所述第一结构用于从所述存储器控制器接收具有第一位宽的消息，并且用于将所述消息转换为第二位宽，并且将第二位宽消息发送到所述第一外围控制器。8.如权利要求1所述的片上系统(SoC)，其中所述第一结构包括具有不同事务队列尺寸的第一主接口，每个队列尺寸具有不同的信用量尺寸。9.如权利要求1所述的片上系统(SoC)，进一步包括边带信道，其包括第一路由器和第二路由器，所述第一路由器耦合到第一多个端点，所述第二路由器耦合到第二多个端点，其中频率转换发生在所述第一路由器和所述第二路由器之间，所述第一路由器被耦合以第一频率与所述第一多个端点通信，所述第二路由器以第二频率与所述第二多个端点通信。10.如权利要求9所述的片上系统(SoC)，其中所述第一路由器用于以第一宽度与所述第一多个端点通信，所述第二...

【专利技术属性】
技术研发人员：P·尼玛拉，R·J·格雷纳，L·P·洛伊，R·H·沃克哈尔瓦拉，M·W·宋，J·A·比文斯，A·D·伍德，J·V·特兰，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US