基于FPGA网管系统的掉电检测电路及检测方法技术方案

本发明专利技术公开了一种基于FPGA网管系统的掉电检测电路及检测方法，包括：在服务端和客户端分别设有用于监控系统电源电压的第一检测电路和第二检测电路，所述第一检测电路包括第一FPGA和第一复位芯片，所述第一FPGA与第一复位芯片电连接，所述第一FPGA还接入了时钟信号，所述第一复位芯片还连接了电源延迟电路；所述第二检测电路包括第二FPGA和第二复位芯片，所述第二FPGA与第二复位芯片电连接，所述第二FPGA还接入了时钟信号，所述第二复位芯片还连接了电源延迟电路；所述第一检测电路和第二检测电路通过通信链路信号连接。本发明专利技术能够准确检测出客户端设备或服务端是否掉电。

【技术实现步骤摘要】
基于FPGA网管系统的掉电检测电路及检测方法
本专利技术涉及通信
，特别是涉及一种基于FPGA网管系统的掉电检测电路及检测方法。
技术介绍
近年来，FPGA技术以其独有的优势，在电子设计领域得到越来越广泛的应用。基于FPGA的网管型光纤收发器实现了在服务端机房对客户端设备的监控和管理，但是，如果客户端的通信设备由于电源掉电而失效，服务端将因接收不到客户端设备的数据信息而失去对客户端的监控，从而无法判断客户端设备的失效是因为线路或者设备损坏还是设备供电的问题；同理，有时服务端出现电源掉电问题而身在客户端管理设备的工作人员也会无法了解到服务端的实际情况。
技术实现思路
为了克服FPGA网管系统不能识别客户端设备掉电的问题，本专利技术提供了一种基于FPGA网管系统的掉电检测电路，它能够准确检测出客户端设备或服务端是否掉电。本专利技术采用的技术方案如下：一种基于FPGA网管系统的掉电检测电路，包括：在服务端和客户端分别设有用于监控系统电源电压的第一检测电路和第二检测电路，所述第一检测电路包括第一FPGA和第一复位芯片，所述第一FPGA与第一复位芯片电连接，所述第一复位芯片用于检测第一FPGA的电源电压，所述第一FPGA还接入了时钟信号，所述时钟信号用于与第一复位芯片共同触发掉电检测信号，所述第一复位芯片还连接了第一电源延迟电路，所述第一电源延迟电路用于给系统提供电压，延迟系统电压下降时间；所述第二检测电路包括第二FPGA和第二复位芯片，所述第二FPGA与第二复位芯片电连接，所述第二复位芯片用于检测第二FPGA的电源电压，所述第二FPGA还接入了时钟信号，所述时钟信号用于与第二复位芯片共同触发掉电检测信号，所述第二复位芯片还连接了第二电源延迟电路，所述第二电源延迟电路用于给系统提供电压，延迟系统电压下降时间；所述第一检测电路和第二检测电路通过通信链路信号连接。优选地，所述第一电源延迟电路和第二电源延迟电路均包括并联的电阻R和电容C，第一检测电路中第一复位芯片与电阻R电连接，第二检测电路中第二复位芯片与电阻R电连接。由于电容C具有充放电的作用，在服务端或客户端掉电的情况下，电容C可以放电延长FPGA电路的电压降低时间，这样FPGA在它工作电压不足前还可以运作，通知对端掉电信息。优选地，所述复位芯片为门槛电压为4.63V的MAX810芯片。优选地，所述时钟信号频率为25M。优选地，所述通信链路信号连接为光纤连接。本专利技术同时还提供了一种掉电检测方法，它采用复位芯片对设有FPGA的服务端和/或客户端检测掉电情况，具体包括以下步骤：S1.所述服务端和客户端均分别与复位芯片、电源延迟电路电连接，还接入了时钟信号，所述复位芯片用于检测FPGA的电源电压，所述电源延迟电路用于给系统提供电压，延迟系统电压下降时间，所述时钟信号用于与复位芯片共同触发掉电检测信号；S2.当复位芯片检测到本端FPGA的电压不足时，发送一高脉冲信号给本端的FPGA；S3.所述本端FPGA接收到高脉冲信号后同时在与时钟信号的触发下会发送掉电告警帧给对端的FPGA；S4.对端接收到发送的掉电告警帧后通过识别帧的类型确认掉电信息。优选地，所述电源延迟电路包括并联的电阻R和电容C，所述电阻R与复位芯片电连接。优选地，所述复位芯片为门槛电压为4.63V的MAX810芯片。优选地，所述时钟信号频率为25M。优选地，所述掉电告警帧为全1信号数据。这里需要说明的关于“本端”和“对端”的意思，本端可以是服务端或者客户端，主要是看哪个端出现掉电情况则为本端，然后另一个则相对为对端。本专利技术与现有技术相比具有的有益效果：本专利技术通过对FPGA所在电路的电源电压监控检测，能够准确检测出服务端或客户端是否掉电。附图说明图1是本专利技术网管帧选择发送工作原理图；图2是本专利技术电流工作原理图。具体实施方式下面结合附图和具体实施例对本专利技术作进一步详细描述。本专利技术在服务端和客户端均采用CLK_50M作为系统时钟的输入，接50M晶振，在FPGA内部分频输出CLK_25M给以太网芯片提供时钟，第一检测电路和第二检测电路通过光纤连接，接口为PMII接口。RESET是FGPA系统复位输入脚，用作系统复位。RESET8051和RESET8995是FPGA控制外部单片机和以太网芯片复位的输出脚，它们的作用是保证在开始上电时，所有芯片都处于初始状态，在FPGA正常工作后其他芯片才开始工作。CPLD_RUN是作为系统运行正常的一个指示，正常工作时，输出一个方波，外接一个LED灯闪烁。RESETIN为本端供电不足检测信号脚输入，MAX810芯片通过该管脚与FPGA连接，MAX810是一种单一功能的微处理器复位芯片，用于监控微控制器和其他逻辑系统的电源电压，它可以在上电/掉电和节电情况下，向微控制器提供复位信号。电源电压低于预设的门槛电压时器件会发出复位信号直到在一段时间内电源电压又恢复到高于门槛电压为止。即当本端设备出现供电不足，达不到MAX810预设门槛电压4.63V时，MAX810输出一个高脉冲给FPGA，FPGA再根据这个脉冲来通知对端，本端已掉电。这个复位信号会一直保持至少140ms，直到电源电压高于阀值电压之后复位信号释放。在图1中，一般服务端与客户端间的数据帧传输主要是业务帧、网管帧或者掉电告警帧，具体通过数据帧选择发送模块MUX对发送业务帧、网管帧以及掉电告警帧的选择。正常情况下，服务端与客户端间传递业务数据帧和不定期插入的网管帧信息，当服务端或者客户端发生掉电时，也即在接收到控制信号输入后，数据帧选择发送模块将会停止业务数据帧以及网管帧的发送，而选择发送掉电告警帧。在图2中，电源、R1，C1组成电源延迟电路，当客户端的系统掉电时，电压从5V开始下降，由于有电容C1的充放电作用，而一般FPGA的工作电压是3.3V，下降到3.3V需要2ms的时间，也就是说，电压从5V下降到3.3V的这个过程，第二FPGA还是可以正常工作的，当电压达到MAX810预设门槛电压4.63V时，MAX810通过RESETIN管脚输出一个高脉冲resetin给第二FPGA，在第二FPGA系统中，clk_25M与resetin共同触发掉电检测电平信号，高脉冲resetin到来时，产生一个持续的电平信号resetreg<=1，选择器通过此电平信号来选择将PMII口输出端输出数据全1的掉电告警帧到服务端处理，直到系统供电不足以使第二FPGA正常工作，意思就是MAX810产生信号，第二FPGA处理，从PMII口传送出去，服务端从PMII口收到数据，第一FPGA处理，产生结果。此时，PMII口的发送时钟为25M，每个时钟的周期就是40ns，300个半字节F，需要12us，这个时间相对于整个系统电压5V掉到3.3V的时间来说，非常足够。将300个半字节F正常的发送到服务端。服务端根据接收到的数据识别帧类型，如果连续接收到300个全1数据，那么该数据帧为客户端掉电帧，将客户端掉电指示RPD置零，外接的LED灯就会被点亮，表示客户端已经掉电。另外一个方向也是一样，服务端掉电，就向客户端发掉电帧，客户端就收到服务端已掉电信息。本文档来自技高网...

【技术保护点】
一种基于FPGA网管系统的掉电检测电路，其特征在于，包括：在服务端和客户端分别设有用于监控系统电源电压的第一检测电路和第二检测电路，所述第一检测电路包括第一FPGA和第一复位芯片，所述第一FPGA与第一复位芯片电连接，所述第一复位芯片用于检测第一FPGA的电源电压，所述第一FPGA还接入了时钟信号，所述时钟信号用于与第一复位芯片共同触发掉电检测信号，所述第一复位芯片还连接了第一电源延迟电路，所述电源延迟电路用于给系统提供电压，延迟系统电压下降时间；所述第二检测电路包括第二FPGA和第二复位芯片，所述第二FPGA与第二复位芯片电连接，所述第二复位芯片用于检测第二FPGA的电源电压，所述第二FPGA还接入了时钟信号，所述时钟信号用于与第二复位芯片共同触发掉电检测信号，所述第二复位芯片还连接了第二电源延迟电路，所述电源延迟电路用于给系统提供电压，延迟系统电压下降时间；所述第一检测电路和第二检测电路通过通信链路信号连接。

【技术特征摘要】
1.一种基于FPGA网管系统的掉电检测电路，其特征在于，包括：在服务端和客户端分别设有用于监控系统电源电压的第一检测电路和第二检测电路，所述第一检测电路包括第一FPGA和第一复位芯片，所述第一FPGA与第一复位芯片电连接，所述第一复位芯片用于检测第一FPGA的电源电压，所述第一FPGA还接入了时钟信号，所述时钟信号用于与第一复位芯片共同触发掉电检测信号，所述第一复位芯片还连接了第一电源延迟电路，所述第一电源延迟电路用于给系统提供电压，延迟系统电压下降时间；所述第二检测电路包括第二FPGA和第二复位芯片，所述第二FPGA与第二复位芯片电连接，所述第二复位芯片用于检测第二FPGA的电源电压，所述第二FPGA还接入了时钟信号，所述时钟信号用于与第二复位芯片共同触发掉电检测信号，所述第二复位芯片还连接了第二电源延迟电路，所述第二电源延迟电路用于给系统提供电压，延迟系统电压下降时间；所述第一检测电路和第二检测电路通过通信链路信号连接。2.根据权利要求1所述的基于FPGA网管系统的掉电检测电路，其特征在于，所述第一电源延迟电路和第二电源延迟电路均包括并联的电阻（R）和电容（C），第一检测电路中第一复位芯片与电阻（R）电连接，第二检测电路中第二复位芯片与电阻（R）电连接。3.根据权利要求1或2所述的基于FPGA网管系统的掉电检测电路，其特征在于，所述第一复位芯片和第二复位芯片均为门槛电压为4.63V的MAX810芯片。4.根据权利要求3所述的基于FPGA网管...

【专利技术属性】
技术研发人员：郑向东，
申请(专利权)人：广东九博电子科技有限公司，
类型：发明
国别省市：广东;44