【技术实现步骤摘要】
基于动态可重构的自恢复容错AES装置及其加密方法
本专利技术属于信息安全
,具体涉及一个基于动态可重构的自恢复容错AES装置及其加密方法。
技术介绍
为了提高芯片的可靠性和安全性,通常采用容错技术来设计整个系统。通过对资源的冗余利用,在结构发生故障时,绕过故障区域,完成系统功能,以牺牲一部分冗余资源为代价,换取可靠性的提高。动态重构阵列网络作为新型手段,在芯片坏点屏蔽,多核处理器动态交互,多核芯片错误容忍提高芯片成品率等方面,都展现了其特有的功效。灵活的重构系统,数据的连线交互,都对系统可靠性有了更大的提高。针对AES(AdvancedEncryptionStandard,高级加密标准)加密系统的结构特点,采用动态重构的思想,将运算功能细分到单独的可重构运算单元中,加入相同的单元做冗余部分,使用连接开关将其连接成为二维TORUS网络,构成可重构的系统结构。该系统使用一定的冗余资源实现了AES的自修复功能,在其受到太空影响导致一部分芯片资源失效时,通过动态重构完成系统功能的恢复,保证数据加密功能的实现。动态重构AES加密系统在设计上更加复杂,需要适当的自我检测和系统重构算法,针对性的屏蔽掉了损坏的单元,来实现自修复,在系统上增强了冗余的灵活性,跟传统的三模冗余结构相比,具有更高的可靠性和安全性。重构阵列通常用在超大规模集成电路VLSI以及WSI的硬件电路冗余设计上,由于大规模集成电路集成度的提高,导致芯片复杂度增加,面积增加,进而影响到缺陷数量增加,影响了成品率。在设计VLSI和WSI级别的电路时,为了提高可靠性和芯片成品率,使用容错技术,以使电路具备 ...
【技术保护点】
一种基于动态可重构的自恢复容错AES结构,包括如下模块:时钟模块、控制模块、可重构阵列模块、密钥扩展模块以及输入输出接口模块;时钟模块接收外部输入的时钟,输出AES结构工作需要的时钟信号给控制模块,驱动电路工作;其特征在于:输入输出接口模块将需要加密的数据输入可重构阵列模块,将作为密钥的数据输入密钥扩展模块;密钥扩展模块对接收到的数据进行密钥扩展处理,并将处理生成的数据传输到可重构阵列模块;控制模块生成自测试数据,接收判断错误信号,执行AES加密运算处理的控制流程,发送对可重构阵列模块、密钥扩展模块和输入输出接口模块工作的控制信号,并接收可重构阵列模块、密钥扩展模块和输入输出接口模块的工作反馈信号;可重构阵列模块对从输入输出接口模块输入进来的数据结合密钥扩展模块输入的密钥进行AES加密运算处理,并将生成的密文数据通过输入输出接口模块输出;可重构阵列模块包括M行×N列的可重构处理单元和M行×N列的互连开关,M行×N列的互连开关为2D?TORUS网络结构,每行的可重构处理单元与相邻的互连开关相连,在相邻行的可重构处理单元之间由互连开关直接相连,M为大于4的整数,N为大于等于4的整数。
【技术特征摘要】
1.一种基于动态可重构的自恢复容错AES装置,包括如下模块:时钟模块、控制模块、可重构阵列模块、密钥扩展模块以及输入输出接口模块;时钟模块接收外部输入的时钟,输出AES装置工作需要的时钟信号给控制模块,驱动电路工作;其特征在于:输入输出接口模块将需要加密的数据输入可重构阵列模块,将作为密钥的数据输入密钥扩展模块;密钥扩展模块对接收到的数据进行密钥扩展处理,并将处理生成的数据传输到可重构阵列模块;控制模块生成自测试数据,接收判断错误信号,执行AES加密运算处理的控制流程,发送对可重构阵列模块、密钥扩展模块和输入输出接口模块工作的控制信号,并接收可重构阵列模块、密钥扩展模块和输入输出接口模块的工作反馈信号;可重构阵列模块对从输入输出接口模块输入进来的数据结合密钥扩展模块输入的密钥进行AES加密运算处理,并将生成的密文数据通过输入输出接口模块输出;可重构阵列模块包括M行×N列的可重构处理单元和M行×N列的互连开关,M行×N列的互连开关为2D-TORUS网络结构,每行的可重构处理单元与相邻的互连开关相连,在相邻行的可重构处理单元之间由互连开关直接相连,M为大于4的整数,N为大于等于4的整数。2.根据权利要求1所述的自恢复容错AES装置,其特征在于,所述的时钟模块,将外部50MHz晶振产生的时钟输入进行倍频,得到AES装置工作需要的时钟信号。3.根据权利要求1所述的自恢复容错AES装置,其特征在于,所述的可重构阵列模块选用6行×4列的可重构处理单元结构。4.根据权利要求1所述的自恢复容错AES装置,其特征在于,所述的可重构处理单元包含五个输入端口、四个输出端口、一个列混合运算单元、四个选择器、两个异或运算单元和一个字节变换运算单元;第一输入端口为明文数据输入端口,将明文数据输入第一选择器;第二输入端口为密钥输入端口,将密钥输入两个异或运算单元;第三输入端口为左开关输入端口,与可重构处理单元左边相邻的互连开关连接,第三输入端口输入的数据输入第三选择器和第四选择器;第四输入端口为右开关输入端口,与可重构处理单元右边相邻的互连开关连接,第四输入端口输入的数据输入第二选择器和第三选择器;第五输入端口为列混合输入端口,与同列M个可重构处理单元的列混合输出端口连接,第五输入端口输入的数据输入列混合运算单元;列混合运算单元将列混合运算后的数据输入第一选择器,第一选择器的输出端连接第一异或运算单元,第一异或运算单元将输入的密钥数据和第一选择器输入的数据进行异或运算处理,输出处理后的数据给字节变换运算单元,经字节变换运算单元处理后的数据输入第二选择器、第三选择器和第四选择器;第二选择器的输出端连接第二输出端口,第二输出端口为左开关输出端口,与可重构处理单元左边相邻的互连开关连接;第三选择器的输出端连接第四输出端口和第二异或运算单元,第四输出端口为列混合输出端口...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。