一种数字真随机振荡信号发生器制造技术

本发明专利技术公开了一种数字真随机振荡信号发生器，它包括高速随机振荡电路和模式控制单元，高速随机振荡电路异步操作，带有复杂的反馈网络，具有多种操作模式；采用模式控制单元控制高速随机振荡电路，产生高速振荡信号，可经采样得到高熵值的随机比特流。当系统复位控制信号有效时，模式控制单元复位，高速随机振荡电路停止振荡，系统处于低功耗状态。本发明专利技术使用标准数字电路单元实现振荡电路的模式变化与功耗控制，结构紧凑，资源消耗少，适合于集成在芯片中使用。

【技术实现步骤摘要】

本专利技术涉及一种用于随机数发生器中，可以经过采样构成熵源，进而产生高速高 熵值随机比特流的数字真随机振荡信号发生器。
技术介绍
随机数在密码技术中有非常重要的作用，伪随机数在安全强度较高的应用中不能 满足要求，因此真随机数发生器的研究受到重视，而随机源(熵源)在随机数发生器中对输 出序列的特性有决定性影响。目前，公知的随机源实现方法有放大电阻热噪声法、混沌电路 法、基于PN结散射噪声的方法、振荡采样法等。其中，振荡采样法原理简单、实现方便，可用 纯数字逻辑实现，相较于模拟电路实现的方法能够有效地节省面积和降低功耗，此外纯数 字集成电路的设计可靠性要大于数模混合集成电路，因此振荡采样法一直受到关注。一个 高速的数字真随机振荡信号发生器是实现振荡采样随机源的基础，传统的振荡信号发生器 多采用环形振荡电路实现，存在速率低、数据耦合等缺点，可以通过改变环形振荡电路的传 统结构来获得输出速率更高、鲁棒性更强的振荡电路。因此，设计一种高速高熵值且用纯数 字实现的真随机振荡信号发生器是很有意义的。
技术实现思路
本专利技术的目的是针对现有技术的不足，提供一种数字真随机振荡信号发生器。本专利技术的目的是通过以下技术方案来实现的数字真随机振荡信号发生器包括高 速随机振荡电路和模式控制单元模式控制单元与高速随机振荡电路相连，在系统复位控 制信号有效时，模式控制单元复位，高速随机振荡电路停止振荡。所述的高速随机振荡电路为一个多模式Fibonacci振荡器0SC，所述的OSC包括1 个与非门附，2个选择器M1 M2，4个异或门X广X4，34个反相器I广134，与非门附的两个输 入端分别与系统复位控制信号Reset和异或门Xl的输出端相连，反相器Il的输入端与与 非门W的输出端相连，反相器Il与反相器12勹34依次相连，异或门X4的两个输入端分别 与反相器133、反相器134的输出端相连，异或门X3的两个输入端分别与异或门X4、选择器 M2的输出端相连，异或门X2的两个输入端分别与异或门X3、选择器Ml的输出端相连，异或 门Xl的两个输入端分别与异或门X2、与非门m的输出端相连，选择器Ml的16个输入端 分别与反相器1广131 (序号为奇数)的输出端相连，选择器M2的16的输入端分别与反相 器12勹32 (序号为偶数)的输出端相连；反相器134的输出为高速随机振荡电路的输出信 号 Output0所述的模式控制单元包括与门Al、异或门)(5和6个带复位的D型边沿触器D1 D6， 触发器D6的输出端与触发器D5 D1依次相连，触发器D6的输入端D与异或门X5的输出端 相连，触发器Df D6的时钟输入端cp分别与系统输入时钟Clock相连，触发器Df D6的复位端CLR分别与系统复位控制信号Reset相连，与门Al的五个输入端分别与触发器D2 D6的反相输出端S相连，异或门)(5的三个输入端分别与触发器Dl、触发器D6和与门Al的输出端相连，触发器D6 D3输出的全状 态伪随机序列合并作为模式控制单元的一个输出模式选择控制信号Ctrll ，DfDl输 出端合并作为另一个模式选择控制信号Ctrl2。本专利技术与现有技术相比具有的有益效果1.低功耗在系统复位控制信号有效时，模式控制单元复位，高速随机振荡电路停止 振荡，从而有效降低了系统的动态功耗。2.良好的随机性和鲁棒性高速随机振荡电路引入了复杂的反馈逻辑，相较于传 统的奇数个反相器级联的环形振荡电路，因电路噪声等因素引起的亚稳态和混乱现象将更 为显著，其输出数据随机性更好，且耦合效应显著降低；此外，模式控制单元引入了变化的 反馈逻辑，振荡电路结构随之变化，系统复杂度大大增强，振荡信号发生器的输出具有更高 的不确定性和鲁棒性。3.良好的实用性本专利技术采用标准数字电路单元实现，结构紧凑，资源消耗小，适 合于在数字集成电路中集成；设计通用性强，有FPGA、ASIC等多种实现形式。附图说明图1是数字真随机振荡信号发生器的结构框图； 图2是高速随机振荡电路的电路原理图3是模式控制单元的电路原理图； 图4是自由振荡的Fibonacci振荡器一般形式原理图。具体实施例方式下面结合附图详细说明本专利技术。如图1所示，数字真随机振荡信号发生器包括高速随机振荡电路和模式控制单 元模式控制单元与高速随机振荡电路相连。在系统复位控制信号有效时，模式控制单元复 位，高速随机振荡电路停止振荡；当系统复位控制信号无效时，高速随机振荡电路在模式控 制单元的控制下，输出高速随机振荡信号。如图2所示，所述的高速随机振荡电路为一个多模式Fibonacci振荡器0SC，所述 的OSC包括1个与非门Nl，2个选择器M1 M2，4个异或门ΧΓΧ4,34个反相器I广134，与非 门W的两个输入端分别与系统复位控制信号Reset和异或门Xl的输出端相连，反相器Il 的输入端与与非门W的输出端相连，反相器Il与反相器12勹34依次相连，异或门X4的两 个输入端分别与反相器133、反相器134的输出端相连，异或门X3的两个输入端分别与异 或门X4、选择器M2的输出端相连，异或门X2的两个输入端分别与异或门X3、选择器Ml的 输出端相连，异或门Xl的两个输入端分别与异或门X2、与非门m的输出端相连，选择器Ml 的16个输入端分别与反相器1广131 (序号为奇数)的输出端相连，选择器M2的16的输入 端分别与反相器12勹32 (序号为偶数)的输出端相连；反相器134的输出为高速随机振荡 电路的输出信号Output。当系统复位控制信号有效即Reset=O时，与非门m输出端固定为高电平，OSC停止振荡；当系统复位控制信号无效即Reset=I时，m相当于反相器，选择器Ml为异或门X2选 择一条反馈路径，此路径与I广131中序号为奇数的一个反相器相连，选择器M2为异或门X3 选择一条反馈路径，此路径与12勹32中序号为偶数的一个反相器相连，多模式Fibonacci 振荡器OSC自由振荡(自由振荡的Fibonacci振荡器一般形式原理图如图4所示)。由此， 高速随机振荡电路中多模式Fibonacci振荡器OSC在模式控制单元输出的控制信号作用下 自由振荡，产生随机信号输出。如图3所示，模式控制单元包括与门Al、异或门)(5和6个带复位的D型边沿触 器DfD6，触发器D6的输出端与触发器D5 D1依次相连，触发器D6的输入端D与异或门 X5的输出端相连，触发器Df D6的时钟输入端cp分别与系统输入时钟Clock相连，触发器 DfD6的复位端CLR分别与系统复位控制信号Reset相连，与门Al的五个输入端分别与触发器D2 D6的反相输出端g相连，异或门)(5的三个输入端分别与触发器D1、触发器D6和与门Al的输出端相连，触发器D6 D3输出的全状态伪随机序列合并作为模式控制单元的 一个输出模式选择控制信号Ctrll ，DfDl输出端合并作为另一个模式选择控制信号 Ctrl2。当系统复位控制信号有效即Reset=O时，触发器DfD6复位，此时状态序列为 000000 ；当系统复位控制信号无效即Reset=I时，D1 D6构成的移位寄存器序列在Al J5所 构成的非线性反馈逻辑函数作用下，进行状态转换，反馈逻辑函数可表示为因此000000的下一状态序列为1000本文档来自技高网...

【技术保护点】
１．一种数字真随机振荡信号发生器，其特征在于，包括高速随机振荡电路和模式控制单元：模式控制单元与高速随机振荡电路相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：沈海斌，陈武，张雷雷，周祺，
申请(专利权)人：浙江大学，
类型：发明
国别省市：86