System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种全差分放大器电路制造技术_技高网

一种全差分放大器电路制造技术

技术编号:40844215 阅读:13 留言:0更新日期:2024-04-01 15:12
本发明专利技术公开了一种全差分放大器电路,包括:输入级电路、中间级电路、输出级电路、共模反馈电路、偏置电路及电流控制模块;输入级电路包括互补差分输入对,互补差分输入对由第一POMS差分对和第一NMOS差分对并联形成轨到轨的输入;中间级电路与输入级电路连接,中间级电路为折叠式共源共栅放大结构;输出级电路与中间级电路连接;共模反馈电路与输出级电路连接,将输出信号反馈至输出级,实现共模反馈;偏置电路为输入级电路、中间级电路及共模反馈电路提供偏置电压;电流控制模块用于对中间级的电流进行控制,使共模输出电压恒定。本发明专利技术电路输出共模电压稳定,且可以适用于低电源电压环境下。

【技术实现步骤摘要】

本专利技术涉及一种运算放大器电路,尤其是一种全差分放大器电路


技术介绍

1、近年来,随着便携式电子产品的普及和cmos工艺水平的提高,集成电路朝着低电源电压、高集成度方向不断发展。全差分运算放大器是构成开关电容滤波器、信号放大器和输入输出缓冲器等模拟电路的基本模块,在模拟运算、信号处理、模数和数模转换器等许多方面有广泛的应用。对于传统的差分对管输入全差分运算放大器电路,由于mosfet晶体管电源电压的减小量与阈值电压的减小量呈非线性关系,导致全差分运算放大器的输入共模电平范围大大减小,严重影响全差分运算放大器的共模抑制比(cmrr)和电源抑制比(psrr)等性能。

2、现有实现全差分放大器的方案主要包括两种:

3、1、采用单个类型的mos管作为差分输入对(nmos输入对或pmos输入对)会限制其输入的共模电平范围,不适合低压使用。

4、2、《恒跨导轨对轨带有连续时间共模反馈的fda设计》(期刊电子测量技术2023-7-23,冯秀平)中公开了一种全差分放大器电路将nmos输入对和pmos输入对结合构成轨到轨的输入。该结构采用的共模反馈从输出级抽取电压进行比较,共模反馈环路构成三级放大器,信号路径:m29>m16/m5>m18/m17,对于构成的三级放大器环路,需要仔细考虑其频率响应特性,并进行频率补偿,这样增加了电路的复杂度,而且额外的补偿电容可能需要更大的面积进行实现。该电路虽然有共模反馈电路,但是在输入共模电压变化时,会导致增益级的电流产生变化,会影响增益级电路的静态工作点,从而影响输出静态电流以及共模电压的稳定,严重时可能导致电路不能正常工作,特别是低电源电压条件下。


技术实现思路

1、本专利技术的目的在于提供一种全差分放大器电路,以解决现有技术中输出共模电压不稳定及不适用于低电源电压环境下的问题。为实现上述目的,本专利技术采用以下技术方案:

2、本专利技术公开了一种全差分放大器电路,包括:输入级电路、中间级电路、输出级电路、共模反馈电路、偏置电路及电流控制模块。

3、所述输入级电路包括互补差分输入对,所述互补差分输入对连接至vin端和vip端,所述互补差分输入对由第一poms差分对和第一nmos差分对并联形成轨到轨的输入。所述中间级电路与输入级电路连接,所述中间级电路为折叠式共源共栅放大结构,为电路提供高增益。所述输出级电路与中间级电路连接。所述共模反馈电路与所述输出级电路连接,将输出信号反馈至输出级,并控制输出级电路的电流,实现共模反馈。所述偏置电路为所述输入级电路、中间级电路及共模反馈电路提供偏置电压。所述电流控制模块用于对中间级的电流进行控制,从而稳定静态工作点,与所述共模反馈电路共同作用,使共模输出电压恒定。

4、进一步的,所述输入级电路还包括电流镜复制单元、输入级电流控制单元及电流补偿单元;所述电流镜复制单元用于复制基准电流并提供给互补差分输入对;所述输入级电流控制单元连接至vin端和vip端,用于对补偿电流进行控制;所述电流补偿单元与电流控制单元及互补差分输入对连接,用于为互补差分输入对提供补偿电流,使输入级电路实现恒跨导。

5、优选的,所述输入级电流控制单元包括第二poms差分对和第二nmos差分对,所述第二poms差分对和第二nmos差分对的两端均连接至vin端和vip端。

6、所述电流补偿单元包括第一补偿晶体管组和第二补偿晶体管组,所述第一补偿晶体管组提供额外补偿电流给第一poms差分对;所述第二补偿晶体管组提供额外补偿电流给第一nmos差分对。

7、优选的,所述中间级电路包括折叠式共源共栅放大电路及电压检测电路;所述折叠式共源共栅放大电路包括晶体管m33~m40;所述晶体管m33、m34的源极与vdd端连接,晶体管m39、m40的源极接地;所述晶体管m33、m34的栅极,晶体管m35、m36的栅极及晶体管m37、m38的栅极均连接至所述偏置电路;晶体管m39、m40的栅极连接到电压检测电路上;所述晶体管m33、m34、m39、m40的漏极均为中间级的输入端,所述中间级的输入端与所述输入级电路连接。

8、所述晶体管m35、m36及晶体管m37、m38分别构成两组共源共栅晶体管,并对中间极的输入端的信号进行放大;两组共源共栅晶体管之间为中间级的输出端;所述中间级的输出端与所述输出级电路连接。

9、一实施例中,所述电压检测电路包括电阻r3、电阻r4、电容c3及电容c4;所述电阻r3与电阻r4串联,且与中间级的输出端连接;电容c3并联于电阻r3两端,电容c4并联于电阻r4两端。

10、进一步的,还包括密勒补偿电路,所述密勒补偿电路连接于中间级的输出端与输出级电路之间,实现中间级与输出级的密勒补偿。

11、一实施例中,所述密勒补偿电路包括与电阻r3一端依次连接的电阻r1和电容c1,以及与电阻r4一端依次连接的电阻r2和电容c2;所述电容c1的另一端连接至输出级电路的vop端,所述电容c2的另一端连接至输出级电路的von端。

12、其中,所述的输出级电路包括负载晶体管m41、m42和输出晶体管m43、m44;所述负载晶体管m41与m42的栅极相连接,负载晶体管m41与m42的源极均连接至vdd端,负载晶体管m41与m42的漏极分别连接至输出晶体管m43与m44的漏极。输出晶体管m43与m44的栅极连接到中间级的输出端,输出晶体管m43与m44的源极接地,输出晶体管m43与m44的漏极分别连接到输出级电路的vop端和von端。

13、进一步的,所述电流控制模块包括第一电流控制单元和第二电流控制单元;所述第一电流控制单元的一端与输入级电路连接,一端连接至中间级电路的晶体管m39的漏极和m40的漏极;所述第二电流控制单元的一端与输入级电路连接,一端连接至中间级电路的晶体管m33的漏极和m34的漏极;所述第一电流控制单元与第二电流控制单元使晶体管m39的电流与晶体管m33的电流相等,晶体管m40的电流与晶体管m34的电流相等。

14、一实施例中,所述第一电流控制单元包括晶体管pa0、na1、na2、na3,所述晶体管pa0的源极接到vdd端,pa0的栅极与输入级电路的第一补偿晶体管组连接,镜向第一补偿晶体管组的电流,并通过na1、na2、na3进行镜像,所述晶体管na2、na3的电流大于na1的电流;晶体管na2、na3的源级接地,晶体管na2、na3的栅极连接至pa0的漏极,晶体管na2的漏极连接至m40的漏极,晶体管na3的漏极连接至m39的漏极。

15、所述第二电流控制单元包括晶体管na0、pa1、pa2、pa3,所述晶体管na0的源极接地,na0的栅极与输入级电路的第二补偿晶体管组连接,镜向第二补偿晶体管组的电流,并通过pa1、pa2、pa3进行镜像,所述晶体管pa2、pa3的电流大于pa1的电流;晶体管pa2、pa3的源级连接至vdd端,晶体管pa2、pa3的栅极连接至na0的漏极,晶体管pa2本文档来自技高网...

【技术保护点】

1.一种全差分放大器电路,其特征在于,包括:输入级电路、中间级电路、输出级电路、共模反馈电路、偏置电路及电流控制模块;

2.如权利要求1所述的全差分放大器电路,其特征在于:所述输入级电路还包括电流镜复制单元、输入级电流控制单元及电流补偿单元;

3.如权利要求2所述的全差分放大器电路,其特征在于:所述输入级电流控制单元包括第二POMS差分对和第二NMOS差分对,所述第二POMS差分对和第二NMOS差分对的两端均连接至Vin端和Vip端;

4.如权利要求2所述的全差分放大器电路,其特征在于:所述中间级电路包括折叠式共源共栅放大电路及电压检测电路;

5.如权利要求4所述的全差分放大器电路,其特征在于:所述电压检测电路包括电阻R3、电阻R4、电容C3及电容C4;所述电阻R3与电阻R4串联,且与中间级的输出端连接;电容C3并联于电阻R3两端,电容C4并联于电阻R4两端。

6.如权利要求5所述的全差分放大器电路,其特征在于:还包括密勒补偿电路,所述密勒补偿电路连接于中间级的输出端与输出级电路之间,实现中间级与输出级的密勒补偿;>

7.如权利要求4所述的全差分放大器电路,其特征在于:所述的输出级电路包括负载晶体管M41、M42和输出晶体管M43、M44;

8.如权利要求4所述的全差分放大器电路,其特征在于:所述电流控制模块包括第一电流控制单元和第二电流控制单元;

9.如权利要求8所述的全差分放大器电路,其特征在于:所述第一电流控制单元包括晶体管Pa0、Na1、Na2、Na3,所述晶体管Pa0的源极接到VDD端,Pa0的栅极与输入级电路的第一补偿晶体管组连接,镜向第一补偿晶体管组的电流,并通过Na1、Na2、Na3进行镜像,所述晶体管Na2、Na3的电流大于Na1的电流;晶体管Na2、Na3的源级接地,晶体管Na2、Na3的栅极连接至Pa0的漏极,晶体管Na2的漏极连接至M40的漏极,晶体管Na3的漏极连接至M39的漏极;

10.如权利要求7所述的全差分放大器电路,其特征在于:所述共模反馈电路包括比较电路、电流镜组、偏置电流源和源极负反馈电阻;

...

【技术特征摘要】

1.一种全差分放大器电路,其特征在于,包括:输入级电路、中间级电路、输出级电路、共模反馈电路、偏置电路及电流控制模块;

2.如权利要求1所述的全差分放大器电路,其特征在于:所述输入级电路还包括电流镜复制单元、输入级电流控制单元及电流补偿单元;

3.如权利要求2所述的全差分放大器电路,其特征在于:所述输入级电流控制单元包括第二poms差分对和第二nmos差分对,所述第二poms差分对和第二nmos差分对的两端均连接至vin端和vip端;

4.如权利要求2所述的全差分放大器电路,其特征在于:所述中间级电路包括折叠式共源共栅放大电路及电压检测电路;

5.如权利要求4所述的全差分放大器电路,其特征在于:所述电压检测电路包括电阻r3、电阻r4、电容c3及电容c4;所述电阻r3与电阻r4串联,且与中间级的输出端连接;电容c3并联于电阻r3两端,电容c4并联于电阻r4两端。

6.如权利要求5所述的全差分放大器电路,其特征在于:还包括密勒补偿电路,所述密勒补偿电路连接于中间级...

【专利技术属性】
技术研发人员:陈俊龙杨守军李菁
申请(专利权)人:极睿微电子昆山有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1