【技术实现步骤摘要】
本专利技术涉及半导体装置。
技术介绍
1、在专利文献1中公开了：在控制芯片上层叠多个被控制芯片的半导体装置中，通过在相位比较电路比较芯片间的相位差来检测延迟时间。
2、专利文献1：日本特开2013-089001号公报
3、然而，在现有的半导体装置中，没有考虑因驱动信号输出电路时的驱动力的差异而导致的芯片间的延迟时间的差。
技术实现思路
1、本专利技术鉴于上述的情况，其目的在于提供因能够测定驱动信号输出电路时的驱动力的差异而导致的芯片间的延迟时间的差的半导体装置。
2、第一方式的半导体装置是将第一芯片和第二芯片接合而成的半导体装置，具备：第一信号输出电路，配置于上述第一芯片以及上述第二芯片的双方，通过第一驱动力来被驱动；第二信号输出电路，配置于上述第一芯片以及上述第二芯片的双方，通过与第一驱动力不同的第二驱动力来被驱动；第一相位比较电路，配置于上述第一芯片，并对在从配置于上述第一芯片的上述第一信号输出电路输出之后被直接输入到上述第一芯片内的信号的相位和在从配置于上述第一芯片的上述第一信号输出电路输出之后被经由配置于上述第二芯片的上述第一信号输出电路输入的信号的相位进行比较；第二相位比较电路，配置于上述第二芯片，并对在从配置于上述第一芯片的上述第一信号输出电路输出并发送到上述第二芯片之后被直接输入到上述第二芯片内的信号的相位和在从配置于上述第一芯片的上述第一信号输出电路输出并发送到上述第二芯片之后被经由配置于上述第二芯片的上述第一信号输出电路输入的信
3、在第一方式的半导体装置的基础上，第二方式的半导体装置具备：第一延迟时间计算部，使用上述第一相位比较电路的比较结果及上述第二相位比较电路的比较结果，来计算上述第一信号输出电路的输出信号在上述第一芯片与上述第二芯片之间移动时的延迟时间；以及第二延迟时间计算部，使用上述第三相位比较电路的比较结果及上述第四相位比较电路的比较结果，来计算上述第二信号输出电路的输出信号在上述第一芯片与上述第二芯片之间移动时的延迟时间。
4、在第一方式的半导体装置的基础上，对于第三方式的半导体装置而言，上述第一芯片和上述第二芯片通过管芯到晶片接合而接合。
5、在第二方式的半导体装置的基础上，对于第四方式的半导体装置而言，上述第一芯片和上述第二芯片通过管芯到晶片接合而接合。
6、在第一方式～第四方式中的任意一种方式的半导体装置的基础上，第五方式的半导体装置在驱动力分别不同的三种以上的信号输出电路被配置在上述第一芯片以及上述第二芯片的双方的情况下，将以最小的驱动力驱动的信号输出电路设为上述第一信号输出电路以及上述第二信号输出电路中的一方，将以最大的驱动力驱动的信号输出电路设为上述第一信号输出电路以及上述第二信号输出电路中的另一方。
7、根据本专利技术的半导体装置，能够测定驱动信号输出电路时的驱动力的差异导致的芯片间的延迟时间的差。
本文档来自技高网...【技术保护点】
1.一种半导体装置，是将第一芯片和第二芯片接合而成的半导体装置，具备：
2.根据权利要求1所述的半导体装置，其中，具备：
3.根据权利要求1所述的半导体装置，其中，
4.根据权利要求2所述的半导体装置，其中，
5.根据权利要求1～4中任意一项所述的半导体装置，其中，
【技术特征摘要】
1.一种半导体装置，是将第一芯片和第二芯片接合而成的半导体装置，具备：
2.根据权利要求1所述的半导体装置，其中，具备：
3.根据权利...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。