System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及芯片,具体地涉及一种模数转换器、一种模数转换方法、一种信号处理方法和一种信号处理系统。
技术介绍
1、模数转换器(adc,analog-to-digital converter)的作用是将时间和幅度连续的电信号转换为数字信号,从而可以便捷而可靠地对数字信号进行处理、存储和传输。
2、目前adc的种类很多,其中包括增量型模数转换器,现有的增量型模数转换器为了实现高精度、高动态范围,需要具有较高的过采样率,这就会导致时钟频率较高,使得模数转换器的功耗较高。以模数转换器实现16位的精度为例,传统1阶增量型模数转换器需要65536个时钟周期。
3、因此,现有的模数转换器存在时钟频率高导致模数转换器的功耗较高的问题。
技术实现思路
1、本专利技术实施例的目的是提供一种模数转换器、一种模数转换方法、一种信号处理方法和一种信号处理系统,该模数转换器采用分段式结构进行多步转换,多步结构降低了时钟频率,提高了动态范围,从而降低了动态功耗,从而使总功耗比较低。
2、为了实现上述目的,本申请第一方面提供一种模数转换器,包括粗转换器、细转换器、第一加法器和输出模块;
3、所述粗转换器用于获取当前时刻的输入信号,并将所述输入信号进行粗量化,得到粗数字码;
4、所述细转换器用于将量化误差进行细量化,得到细数字码;
5、所述第一加法器用于将所述粗数字码与所述细数字码进行合并,得到合并数字码;
6、所述输出模块用于根
7、其中,所述量化误差是由所述粗转换器将所述输入信号减去上一时刻合并数字码经过数模转换后得到的信号得到,所述上一时刻合并数字码是由所述第一加法器将上一时刻转换得到的细数字码和粗数字码进行合并得到。
8、在本申请实施例中,还包括扩展转换器;
9、所述扩展转换器用于对所述细转换器在细量化过程中得到的剩余量化误差进行细量化,得到扩展数字码;
10、所述输出模块用于将所述合并数字码与扩展数字码进行合并,得到转换结果。
11、在本申请实施例中,所述粗转换器为动态变焦缩放型逐次逼近型模数转换器,所述粗转换器包括动态变焦sar单元和变焦时钟控制单元;
12、所述变焦时钟控制单元用于获取第一模式控制信号,并根据所述第一模式控制信号调节所述动态变焦sar单元的采样频率;
13、所述动态变焦sar单元用于获取当前时刻的输入信号,并将所述输入信号根据调节后的采样频率进行粗量化,得到粗数字码。
14、在本申请实施例中,所述粗转换器还包括dwa单元、cdac单元和第二加法器,所述dwa单元与所述cdac单元连接,所述dwa单元还与所述第一加法器连接,所述cdac单元与所述第二加法器连接。
15、在本申请实施例中,所述第一加法器还用于对所述合并数字码进行冗余调整,得到调整后的合并数字码,并将所述调整后的合并数字码发送至所述粗转换器。
16、在本申请实施例中,所述细转换器包括第一级积分器、第二级积分器和量化器;所述第一级积分器的输出端与所述第二级积分器的输入端连接,所述第一级积分器的输入端用于接收量化误差;所述第二级积分器的输出端与所述量化器的输入端连接,所述第一级积分器的输出端还通过前馈路径与所述量化器的输入端连接;所述量化器的输出端用于输出细数字码。
17、在本申请实施例中,所述扩展转换器包括周期性sar单元和工作时钟控制单元;
18、所述工作时钟控制单元用于获取第二模式控制信号,并根据所述第二模式控制信号控制所述周期性sar单元的采样开关;
19、所述周期性sar单元用于在所述采样开关闭合的情况下,对所述细转换器在细量化过程中得到的剩余量化误差进行细量化,得到扩展数字码。
20、在本申请实施例中,所述周期性sar单元还用于获取参考电压档位,并根据所述参考电压档位调整参考电压。
21、在本申请实施例中,所述输出模块包括降采样滤波器和第一系数缩放单元;
22、所述降采样滤波器用于将所述合并数字码进行滤波处理,得到滤波后的合并数字码;
23、所述第一系数缩放单元用于根据所述粗转换器的位数对所述滤波后的合并数字码进行系数缩放,得到转换结果。
24、在本申请实施例中,所述输出模块包括第二系数缩放单元和第三加法器;
25、所述第二系数缩放单元用于根据所述扩展转换器的位数对所述扩展数字码进行系数缩放,得到缩放后的扩展数字码;
26、所述第三加法器用于将所述合并数字码与缩放后的扩展数字码进行合并,得到转换结果。
27、本申请第二方面提供一种模数转换方法,应用于上述的模数转换器,包括:
28、获取当前时刻的输入信号,并将所述输入信号进行粗量化,得到粗数字码;
29、将量化误差进行细量化,得到细数字码;
30、将所述粗数字码与所述细数字码进行合并,得到合并数字码;
31、根据所述合并数字码,得到转换结果;
32、其中,所述量化误差是由以下步骤得到:
33、将上一时刻转换得到的细数字码和粗数字码进行合并,得到上一时刻合并数字码;
34、将所述输入信号减去上一时刻合并数字码经过数模转换后得到的信号,得到量化误差。
35、在本申请实施例中,还包括:
36、对所述细转换器在细量化过程中得到的剩余量化误差进行细量化,得到扩展数字码;
37、所述根据所述合并数字码,得到转换结果,包括:
38、将所述合并数字码与扩展数字码进行合并,得到转换结果。
39、本申请第三方面提供一种信号处理系统,包括放大器和上述的模数转换器;
40、所述放大器用于获取外部初始信号,并对所述外部初始信号进行放大,得到放大后的信号;
41、所述模数转换器用于对所述放大后的信号进行模数转换,得到处理结果。
42、本申请第四方面提供一种信号处理方法,用于上述的信号处理系统,包括:
43、获取外部初始信号,并对所述外部初始信号进行放大,得到放大后的信号;
44、对所述放大后的信号进行模数转换,得到处理结果。
45、通过上述技术方案,通过设置粗转换器、细转换器、第一加法器和输出模块;所述粗转换器用于获取当前时刻的输入信号,并将所述输入信号进行粗量化,得到粗数字码;所述细转换器用于将量化误差进行细量化,得到细数字码;所述第一加法器用于将所述粗数字码与所述细数字码进行合并,得到合并数字码;所述输出模块用于根据所述合并数字码,得到转换结果。其中,所述量化误差是由所述粗转换器将所述输入信号减去上一时刻合并数字码经过数模转换后得到的信号得到,所述上一时刻合并数字码是由所述第一加法器将上一时刻转换得到的细数字码和粗数字码进行合并得到。采用分段式结构进行本文档来自技高网...
【技术保护点】
1.一种模数转换器,其特征在于,包括粗转换器、细转换器、第一加法器和输出模块;
2.根据权利要求1所述的模数转换器,其特征在于,还包括扩展转换器;
3.根据权利要求1所述的模数转换器,其特征在于,所述粗转换器为动态变焦缩放型逐次逼近型模数转换器,所述粗转换器包括动态变焦SAR单元和变焦时钟控制单元;
4.根据权利要求3所述的模数转换器,其特征在于,所述粗转换器还包括DWA单元、CDAC单元和第二加法器,所述DWA单元与所述CDAC单元连接,所述DWA单元还与所述第一加法器连接,所述CDAC单元与所述第二加法器连接。
5.根据权利要求1所述的模数转换器,其特征在于,所述第一加法器还用于对所述合并数字码进行冗余调整,得到调整后的合并数字码,并将所述调整后的合并数字码发送至所述粗转换器。
6.根据权利要求1所述的模数转换器,其特征在于,所述细转换器包括第一级积分器、第二级积分器和量化器;所述第一级积分器的输出端与所述第二级积分器的输入端连接,所述第一级积分器的输入端用于接收量化误差;所述第二级积分器的输出端与所述量化器的输入端
7.根据权利要求2所述的模数转换器,其特征在于,所述扩展转换器包括周期性SAR单元和工作时钟控制单元;
8.根据权利要求7所述的模数转换器,其特征在于,所述周期性SAR单元还用于获取参考电压档位,并根据所述参考电压档位调整参考电压。
9.根据权利要求1所述的模数转换器,其特征在于,所述输出模块包括降采样滤波器和第一系数缩放单元;
10.根据权利要求2所述的模数转换器,其特征在于,所述输出模块包括第二系数缩放单元和第三加法器;
11.一种模数转换方法,其特征在于,应用于权利要求1-10中任一项所述的模数转换器,包括:
12.根据权利要求11所述的模数转换方法,其特征在于,还包括:
13.一种信号处理系统,其特征在于,包括放大器和权利要求1-10中任一项所述的模数转换器;
14.一种信号处理方法,其特征在于,用于权利要求13所述的信号处理系统,包括:
...【技术特征摘要】
1.一种模数转换器,其特征在于,包括粗转换器、细转换器、第一加法器和输出模块;
2.根据权利要求1所述的模数转换器,其特征在于,还包括扩展转换器;
3.根据权利要求1所述的模数转换器,其特征在于,所述粗转换器为动态变焦缩放型逐次逼近型模数转换器,所述粗转换器包括动态变焦sar单元和变焦时钟控制单元;
4.根据权利要求3所述的模数转换器,其特征在于,所述粗转换器还包括dwa单元、cdac单元和第二加法器,所述dwa单元与所述cdac单元连接,所述dwa单元还与所述第一加法器连接,所述cdac单元与所述第二加法器连接。
5.根据权利要求1所述的模数转换器,其特征在于,所述第一加法器还用于对所述合并数字码进行冗余调整,得到调整后的合并数字码,并将所述调整后的合并数字码发送至所述粗转换器。
6.根据权利要求1所述的模数转换器,其特征在于,所述细转换器包括第一级积分器、第二级积分器和量化器;所述第一级积分器的输出端与所述第二级积分器的输入端连接,所述第一级积分器的输入端用于接收量化误差;所述第二级积分器的输出端与所...
【专利技术属性】
技术研发人员:方来榕,张书文,吴顺珉,徐佳伟,
申请(专利权)人:北京智芯微电子科技有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。