测试式样产生方法与其装置制造方法及图纸

一种测试式样产生方法与其装置，其产生方法具有：以测试式样转成程序对待测元件作模拟测试以得到模拟测试结果；将此程序写入存储装置中；使用存储装置对待测元件作实际测试以得到实际测试结果；比较模拟测试结果与实际测试结果，如果相符，使用此存储装置对待测元件作连续测试且测试过程回圈间没有延迟时间存在，则此测试式样产生方完成，如果不相符，则重新检视与调整程序，直到完成；本发明专利技术的以软件写入硬件对待测元件作测试的方式，使测试式样来源对集成电路作测试且于测试过程中不会出现因动态回圈所造成延迟时间的问题。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及集成电路的制作中一种测试式样来源设计方式及系统与结构，尤其是一种使用硬件实现软件模拟的测试式样产生方法与其装置。
技术介绍
当集成电路(integrated circuit以下简称IC)在做测试的时候，往往都需要通过测试式样(test pattern)来测试此IC功能是否正常，并通过交流(alternating current以下简称AC)信号分析来对此IC作错误分析(failure analysis)。测试式样来源(test pattern sources)是AC信号分析所需要的工具，其测试式样系统必须符合轻巧与经济并能配合E-Beam、EMMI或probe station等FA仪器使用。对于IC的AC信号分析，能预先获得IC内部各标准细胞(STD cell)的输出/输出信号关系，使得FA的定位有信号推导的依据，也就能提高FA定位的成功率。FA所需的AC信号源，不论在IC内部侦测信号的测量或用类似E-Beam image比对分析，通常是由测试式样来源输出动态(dynamic)信号重复测试(repeat run)，而在AC信号作回圈测试的时候，亦希望此信号源能稳定及连续，不会存在回圈延迟时间(clock delay time)问题的影响。习知测试式样来源通常为使用软件模拟出测试式样。通过软件所模拟出来的测试式样信号输入至待测元件，再搭配FA仪器使用，来达到IC侦错的定位目标。而使用习知方法所产生的测试式样用以对IC侦错的定位，其面临的问题大概有以下几种情况1.当使用EMMI(Emission Microscope)FA(Failure Analysis)仪器时，测试式样只能通过DC信号对待测元件作侦错定位，所以此方式的侦测结果也仅受限于DC的FA类型，如热点(hot spot)的定位。2.使用逻辑分析(logic analysis，以下简称LA)式样产生器搭配E-Beam FA(Failure Analysis)时，发现image会出现信号闪烁的情况。也就是测试式样执行的时间很短(约为μ秒等级)，而LA式样产生器内部软硬件处理时间则因为回圈间的延迟时间而造成处理时间相对太长(约为秒等级)所导致。3.第2点的情况也同时出现在目前先进的测试机台上，如SC机型在10MHZ测试频率回圈的延迟时间存在大约2μ秒的处理时间。4.使用PC module board搭配E-Beam利用简单的测试式样信号作image分析以侦错IC。其缺点亦为测试过程中，程序的回圈与回圈间的延迟时间影响测试信号的测量。因此，测试式样可因为碍于FA仪器的关系而受限于只能使用DC信号或是因为信号源在使用软件产生测试式样的机制下，程序的回圈与回圈间存在延迟时间(delay time)而造成测试信号不易测量。
技术实现思路
有鉴于此，本专利技术提出一种测试式样产生方法与其结构可以在使用测试式样对IC作动态测试的过程中，其动态信号在回圈与回圈之间具连续性，即回圈与回圈之间不存在延迟时间。本专利技术提出一种测试式样产生方法，其步骤包括提出适用于一待测元件的一测试式样；列出并分析该测试式样；将该测试式样以一数字电路描述语言描述并模拟该数字电路描述语言以得到一模拟测试式样，将该模拟测试式样对该待测元件作测试以得到一模拟测试结果；将该数字电路描述语言写入至一存储装置中；使用该存储装置内的该数字电路描述语言对该待测元件作测试以得到一实际测试结果；以及比较该模拟测试结果以及该实际测试结果，如果相符，使用该存储装置对该待侧元件作连续测试，且测试过程中，该测试式样产生信号的回圈间没有一延迟时间；如果不相符，则检视与调整该数字电路描述语言以重新写入该存储装置。在本专利技术的较佳实施例中，使用该存储装置对该待侧元件作测试，而该数字电路描述语言运作方式为计数重置；开始以该测试式样的周期作一计数并根据该计数使待测元件接受该测试式样资料程序码与该测试式样长度程序码分别产生的一测试资料信号与一测试长度信号作测试；测试结束时，该待测元件产生一测试结果信号；以及比较一正常测试结果信号与该测试结果信号，如果相符，发出一正常指示信号，如果不相符，则发出一错误指示信号。本专利技术另外提出一种测试式样产生装置，该测试式样产生装置用以对一待测元件作一测试式样测试，该装置包括一第一只读存储装置，该第一只读存储装置储存一测试式样资料程序码并输出一测试资料信号；一第二只读存储装置，该第二只读存储装置储存一测试式样长度程序码并输出一测试长度信号一计数装置，该计数装置电性连接该第一只读存储装置以及该第二只读存储装置且根据该测试式样的周期计数；一待测元件连接装置，该待测元件连接装置电性连接该第一只读存储装置与该第二只读存储装置且输出一测试结果信号；一比较装置，该比较装置储存一正常测试结果波形且电性连接该待测元件、该第一只读存储装置以及该第二只读存储装置并输出一指示信号；一控制装置，该控制装置电性连接该第一只读存储装置、该第二只读存储装置、该计数装置以及该比较装置且接收一控制信号以及输出该指示信号。本专利技术另外提出一种测试式样产生装置，该测试式样产生装置用以对一待测元件作一测试式样测试，该装置包括一开关装置，该开关装置输出一控制信号；一场可程序阵列，该场可程序阵列接收该控制信号以及一测试结果信号并输出一测试资料信号、一测试长度信号以及一指示信号；一待测元件连接装置，该待测元件连接装置接收该测试资料信号以及该测试长度信号并输出该测试结果信号；一输出缓冲装置，该输出缓冲装置接收该指示信号并驱动输出该指示信号；一显示装置，该显示装置接收由该输出缓冲装置输出的该指示信号；以及一界面板，该界面板电性连接该开关装置、该场可程序阵列、该待测元件连接装置、该输出缓冲装置以及该显示装置。综上所述，本专利技术提出一种测试式样产生方法与其装置以将测试式样转换一个程序写入存储装置中，而此程序又是由测试式样资料码以及测试式样长度码所构成，利用此程序码对待测元件作测试并与正常测试结果波形比较，根据结果以作为测试式样来源、且此种以软件写入硬件对待测元件作测试的方式，使测试式样来源对集成电路作测试且于测试过程中不会出现因动态回圈所造成延迟时间的问题。附图说明图1绘示的是根据本专利技术的测试式样产生方法的流程图；图2绘示的是根据本专利技术较佳实施例中的程序运作流程图；图3绘示的是根据本专利技术较佳实施例中的测试式样产生装置的电路方块图；以及图4绘示的是根据本专利技术较佳实施例中的场可程序阵列内部的电路方块图。具体实施例方式本专利技术的概念是以软件写入硬件的概念建立针对测试集成电路(IC)所需的测试式样产生方法及其装置。需首先说明的是，本实施例是以VHDL语言举例说明，但本专利技术也可以其他数字电路描述语言实现。其产生方法的流程，请参考图1，图1绘示的是根据本专利技术的测试式样产生方法的流程图。步骤包括步骤102，首先针对待测元件先建立起合适的测试式样。步骤103，再将上述测试式样列出并分析。步骤104，将决定的测试式样转成VHDL语法的程序，并以电脑模拟此程序对待测元件作测试式样测试以得到一模拟测试结果。步骤105，将此程序刻录制至一颗场可程序阵列(Field programmable gate array，以下简称FPGA)中，并使用此FPGA对一块待测元件本文档来自技高网...

【技术保护点】
一种测试式样产生方法，其特征是：其步骤包括：提出适用于一待测元件的一测试式样；列出并分析该测试式样；将该测试式样以一数字电路描述语言描述并模拟该数字电路描述语言以得到一模拟测试式样，将该模拟测试式样对该待测元件作测试以得到一模拟测试结果；将该数字电路描述语言写入至一存储装置中；使用该存储装置内的该数字电路描述语言对该待测元件作测试以得到一实际测试结果；以及比较该模拟测试结果以及该实际测试结果，如果相符，使用该存储装置对该待侧元件作连续测试，且测试过程中，该测试式样产生信号的回圈间没有一延迟时间；如果不相符，则检视与调整该数字电路描述语言以重新写入该存储装置。

【技术特征摘要】

【专利技术属性】
技术研发人员：王恒毅，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]