一种应用于频率合成器的电荷泵制造技术

本发明专利技术公开了一种应用于频率合成器的电荷泵，包括充放电电流支路和输出阻抗倍增电路；所述充放电电流支路由互补CMOS开关、轨到轨输入输出放大器构成的单位负反馈环路、电流源构成，用于对输出节点进行充放电并消除时钟馈通效应和电荷共享效应；所述输出阻抗倍增电路由折叠式共源共栅结构构成，用于提高电荷泵输出阻抗。所述输出阻抗倍增电路包括参考电流源、第一、第二、第三、第四、第五、第七、第八、第十、第十一、第十六NMOS管，及第一、第二、第三、第四、第六、第七、第九、第十、第十五PMOS管；本发明专利技术适用于低电压下匹配特性良好的漏端开关电荷泵，提高了充放电电流的匹配程度，改善频率合成器的相位噪声，提高电荷泵输出阻抗。

【技术实现步骤摘要】
一种应用于频率合成器的电荷泵
本专利技术涉及一种应用于频率合成器的电荷泵，属于锁相环

技术介绍
频率合成器是一种利用反馈控制原理实现频率及相位同步的技术，一般有五个组成部分，鉴频鉴相器、电荷泵、环路滤波器、压控振荡器以及分频器，其中电荷泵作为频率合成器的重要组成部分，是模拟集成电路研究的热门课题。图2所示传统的电荷泵的性能受到电流失配、电荷共享和时钟馈通等非理想因素的影响，而其中电荷泵的电流失配会导致频率合成器的输出产生杂散，从而制约频率合成器的噪声特性，因此设计高线性度的电荷泵，减小由于输出电压变化引起的上下电流源的不匹配，是减少输出杂散的关键因素之一。电荷泵就是实际上就是一个开关电流源，来自鉴频鉴相器的开关信号控制电荷泵给后级的环路滤波器充电或者放电，从而改变振荡器的控制电压，进而改变振荡器输出信号的频率，使得参考信号和频率合成器输出信号的频率和相位同步，进入锁定状态。漏端开关电荷泵通常采用图2结构，采用单个MOS管构成的电流源，与单个PMOS管开关或者NMOS管开关串联，这种结构中，电荷泵输出节点阻抗较小，这意味着较小的输出电压变化就会产生较大的输出电流变化，导致失配较高。虽然可以通过将MOS管级联来提高电流源的输出阻抗，但是，由于电源电压的限制和输出摆幅的要求，这种方法并不实用。另外，单个MOS管作开关，不仅有阈值损失和较大的直流导通电阻，还会在输出端产生较严重的时钟馈通效应，使得输出电流出现波动。MOS管开关由闭合变为导通，还会导致输出节点与电流源漏端产生电荷分配问题，造成输出电压改变，这就是电荷共享效应。
技术实现思路
本专利技术所要解决的技术问题在于克服现有技术的不足，提供一种应用于频率合成器的电荷泵，解决电荷泵输出电压变化较大时，充放电电流变化过大引起的电流不匹配而使电荷泵线性度下降，导致频率合成器杂散性能变差的问题。本专利技术具体采用以下技术方案解决上述技术问题：一种应用于频率合成器的电荷泵，包括充放电电流支路和输出阻抗倍增电路；所述充放电电流支路由互补CMOS开关、轨到轨输入输出放大器构成的单位负反馈环路、电流源构成，用于对输出节点进行充放电并消除时钟馈通效应和电荷共享效应；所述输出阻抗倍增电路由折叠式共源共栅结构构成，用于提高电荷泵输出阻抗。进一步地，作为本专利技术的一种优选技术方案：所述充放电电流支路包括第一轨到轨输入输出放大器、第六NMOS管、第九NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第五PMOS管、第八PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管；其中，将高电平信号UP分别连接第十一PMOS管、第十五NMOS管的栅极，将低电平信号NUP分别连接第十二PMOS管、第十四NMOS管的栅极，将高电平信号DOWN分别连接第十三PMOS管、第十三NMOS管的栅极，将低电平信号NDOWN接第十四PMOS管、第十二NMOS管的栅极；所述第十一PMOS管的源极和第十四NMOS管的源极相连后连接至第八PMOS管的漏极，且第十一PMOS管的漏极和第十四NMOS管的漏极相连后连接至第一轨到轨输入输出放大器的输出端；所述第十二PMOS管的源极和第十五NMOS管的源极相连后连接至第八PMOS管的漏极，且第十二PMOS管的漏极和第十五NMOS管的漏极相连后连接至第一轨到轨输入输出放大器的正输入端；所述第十三PMOS管的源极和第十二NMOS管的源极相连后连接至第一轨到轨输入输出放大器的输出端，且第十三PMOS管的漏极和第十二NMOS管的漏极相连后连接至第九NMOS管的漏极；所述第十四PMOS管的源极和第十三NMOS管的源极相连后连接至第一轨到轨输入输出放大器的正输入端，且第十四PMOS管的漏极和第十三NMOS管的漏极相连后连接至第九NMOS管的漏极；所述第一轨到轨输入输出放大器的输出端连接其负输入端，并在第一轨到轨输入输出放大器的正输入端连接电荷泵的输出端OUT；所述第九NMOS管的栅极连接输出阻抗倍增电路，及第九NMOS管的源极连接第六NMOS管的漏极；所述第六NMOS管的栅极连接输出阻抗倍增电路，及第六NMOS管的源极接地；所述第八PMOS管的栅极连接输出阻抗倍增电路，及第八PMOS管的源极连接第五PMOS管的漏极；所述第五PMOS管的栅极连接输出阻抗倍增电路，及第五PMOS管的源极连接电源。进一步地，作为本专利技术的一种优选技术方案：所述输出阻抗倍增电路包括参考电流源、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第七NMOS管、第八NMOS管、第十NMOS管、第十一NMOS管、第十六NMOS管，及第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第六PMOS管、第七PMOS管、第九PMOS管、第十PMOS管、第十五PMOS管；其中，所述参考电源连接第一NMOS管的漏极，且第一NMOS管的漏极与其栅极相连，以及第一至第五NMOS管的栅极相连后，将第一至第五NMOS管的源极接地；所述第七NMOS管的源极接地及其栅极分别与第八NMOS管的栅极、第十NMOS管的栅极相连，且第七NMOS管的漏极和第十NMOS管的源极相连；所述第八NMOS管的漏极和充放电电流支路相连，及其源极和第四NMOS管的漏极相连；所述第十五PMOS管的源极连接电源，及其漏极和第八NMOS管的源极相连，且第十五PMOS管的栅极和充放电电流支路相连；所述第十NMOS管的栅极和其漏极相连，且第十NMOS管的栅极与第十一NMOS管的栅极相连；所述第十一NMOS管的源极与第五NMOS管的漏极相连，及第十一NMOS管的漏极分别与第七PMOS管的漏极、充放电电流支路相连；所述第一至第四PMOS管的栅极相连且将其源极均连接电源，且第一PMOS管的漏极和第十NMOS管的漏极相连；所述第二PMOS管的漏极分别与其栅极、第三NMOS管的漏极相连；所述第三PMOS管的漏极和第十NMOS管的漏极相连，且第四PMOS管的漏极分别与第七PMOS管的源极、第十六NMOS管的漏极相连；所述第六PMOS管的源极连接电源，且第六PMOS管的漏极与第九PMOS管的源极相连，且第六PMOS管的栅极分别与第七PMOS管的栅极、第九PMOS管的栅极相连；所述第七PMOS管的漏极与第十一NMOS管的漏极相连，且第十一NMOS管的源极连接第五NMOS管的漏极；所述第九PMOS管的栅极分别与其漏极、第十PMOS管的栅极相连，且第九PMOS管的漏极与第二NMOS管的漏极相接；所述第十PMOS管的源极与第三NMOS管的漏极相连，且第十PMOS管的漏极与第八NMOS管的漏极相连。本专利技术采用上述技术方案，能产生如下技术效果：本专利技术的应用于频率合成器的电荷泵，包括充放电电流支路、输出阻抗倍增电路，相比现有技术，具有以下效果：1.本专利技术利用折叠式共源共栅结构构成输出阻抗倍增电路2代替多层MOS管级联，提高电荷泵的输出阻抗，减小了由于输出电压变化引起的上下电流源的不匹配，使得电荷泵输出电流的变化受输出电压的变化的影响减小，提高充放电电流的匹配程度，改善频率合成器的相位噪声。2.本专利技术通过使用互补CMOS开关、轨到轨输入输出级运放构成是单位负反馈环路，以及第六、第九NM本文档来自技高网...

【技术保护点】
1.一种应用于频率合成器的电荷泵，其特征在于，包括充放电电流支路和输出阻抗倍增电路；所述充放电电流支路由互补CMOS开关、轨到轨输入输出放大器构成的单位负反馈环路、电流源构成，用于对输出节点进行充放电并消除时钟馈通效应和电荷共享效应；所述输出阻抗倍增电路由折叠式共源共栅结构构成，用于提高电荷泵输出阻抗。

【技术特征摘要】
1.一种应用于频率合成器的电荷泵，其特征在于，包括充放电电流支路和输出阻抗倍增电路；所述充放电电流支路由互补CMOS开关、轨到轨输入输出放大器构成的单位负反馈环路、电流源构成，用于对输出节点进行充放电并消除时钟馈通效应和电荷共享效应；所述输出阻抗倍增电路由折叠式共源共栅结构构成，用于提高电荷泵输出阻抗。2.根据权利要求1所述应用于频率合成器的电荷泵，其特征在于：所述充放电电流支路包括第一轨到轨输入输出放大器、第六NMOS管、第九NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第五PMOS管、第八PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管；其中，将高电平信号UP分别连接第十一PMOS管、第十五NMOS管的栅极，将低电平信号NUP分别连接第十二PMOS管、第十四NMOS管的栅极，将高电平信号DOWN分别连接第十三PMOS管、第十三NMOS管的栅极，将低电平信号NDOWN接第十四PMOS管、第十二NMOS管的栅极；所述第十一PMOS管的源极和第十四NMOS管的源极相连后连接至第八PMOS管的漏极，且第十一PMOS管的漏极和第十四NMOS管的漏极相连后连接至第一轨到轨输入输出放大器的输出端；所述第十二PMOS管的源极和第十五NMOS管的源极相连后连接至第八PMOS管的漏极，且第十二PMOS管的漏极和第十五NMOS管的漏极相连后连接至第一轨到轨输入输出放大器的正输入端；所述第十三PMOS管的源极和第十二NMOS管的源极相连后连接至第一轨到轨输入输出放大器的输出端，且第十三PMOS管的漏极和第十二NMOS管的漏极相连后连接至第九NMOS管的漏极；所述第十四PMOS管的源极和第十三NMOS管的源极相连后连接至第一轨到轨输入输出放大器的正输入端，且第十四PMOS管的漏极和第十三NMOS管的漏极相连后连接至第九NMOS管的漏极；所述第一轨到轨输入输出放大器的输出端连接其负输入端，并在第一轨到轨输入输出放大器的正输入端连接电荷泵的输出端OUT；所述第九NMOS管的栅极连接输出阻抗倍增电路，及第九NMOS管的源极连接第六NMOS管的漏极；所述第六NMOS管的栅极连接输出阻抗倍增电路，及第六NMOS管的源极接地；所述第八PMOS管的栅极连接输出阻抗倍增电路，及第八PMOS管的源极连接第五PMOS管...

【专利技术属性】
技术研发人员：吴建辉，何凯，陈超，李红，
申请(专利权)人：东南大学，
类型：发明
国别省市：江苏,32