数据储存装置与存储器装置的数据处理方法制造方法及图纸

本发明专利技术涉及一种数据储存装置与存储器装置的数据处理方法。该数据储存装置包括一存储器装置、一静态随机存取存储器以及一控制器。存储器装置包括用以储存多个连续逻辑页面的数据的一第一缓存器。静态随机存取存储器用以储存一第一映射表格。第一映射表格记录该第一缓存器的各物理页面所储存的数据指向哪个逻辑页面。控制器耦接存储器装置与静态随机存取存储器。当控制器响应一抹除指令对第一缓存器所储存的数据执行抹除操作时，控制器于每完成一既定数量(M)的逻辑页面的抹除操作后，再检查是否自一主机装置接收到一中断信号或一重置指令，其中既定数量(M)为大于1的一正整数。

【技术实现步骤摘要】
数据储存装置与存储器装置的数据处理方法
本专利技术有关于一种适用于快闪存储器装置的数据处理方法，可有效地避免映射表格内容产生不同步的问题。
技术介绍
随着数据储存装置的科技在近几年快速地成长，许多数据储存装置，如符合SD/MMC规格、CF规格、MS规格与XD规格的记忆卡、固态硬碟、内嵌式存储器(embeddedMultiMediaCard，缩写为eMMC)以及通用快闪存储器(UniversalFlashStorage，缩写为UFS)已经广泛地被应用在多种用途上。因此，在这些数据储存装置上，有效的存取控制也变成一个重要的议题。为了提高数据储存装置的存取效能，本专利技术提出一种新的数据处理方法，可有效地避免映射表格内容产生不同步的问题，并提升存储器装置的效能。
技术实现思路
本专利技术揭示一种数据储存装置，包括一存储器装置、一静态随机存取存储器以及一控制器。存储器装置包括用以储存多个连续逻辑页面的数据的一第一缓存器。静态随机存取存储器用以储存一第一映射表格，其中第一映射表格记录该第一缓存器的各物理页面所储存的数据指向哪个逻辑页面。控制器耦接存储器装置与静态随机存取存储器，其中当控制器响应一抹除指令对第一缓存器所储存的数据执行抹除操作时，控制器于每完成一既定数量(M)之逻辑页面之抹除操作后，再检查是否自一主机装置接收到一中断信号或一重置指令，其中既定数量(M)为大于1的一正整数。本专利技术揭示一种存储器装置的数据处理方法，适用于一数据储存装置，数据储存装置包括一存储器装置、一静态随机存取存储器与一控制器。存储器装置包括用以储存多个连续逻辑页面的数据的一第一缓存器，静态随机存取存储器储存一第一映射表格。数据处理方法包括：由控制器根据一数据压缩率(R)编辑第一映射表格，其中第一映射表格记录第一缓存器的各物理页面所储存的数据是指向哪个逻辑页面，并且其中部分数据被储存于第一缓存器的逻辑页面的资讯未被记录于第一映射表格；由控制器接收对第一缓存器所储存的数据执行抹除操作的一抹除指令；以及响应抹除指令对第一缓存器所储存的数据执行抹除操作时，由控制器于每完成一既定数量(M)的逻辑页面的抹除操作时，才检查是否自一主机装置接收到一中断信号或一重置指令，其中既定数量(M)为大于1的一正整数，并且其中既定数量与第一映射表格的数据压缩率(R)相关。附图说明图1A是显示根据本专利技术的一实施例所述的电子装置范例方块图。图1B是显示根据本专利技术的另一实施例所述的电子装置范例方块图。图2是显示根据本专利技术的一实施例所述的数据处理方法流程图。图3是显示根据本专利技术的一实施例所述的检查点示意图。符号说明100-数据储存装置；110A、110B-控制器；111-微处理器；112、SRAM-静态随机存取存储器；113、ROM-只读存储器；114-编码器；115-扰乱器；120-存储器装置；200-主机装置；117、118-介面；300A、300B-电子装置。具体实施方式为让本专利技术的目的、特征和优点能更明显易懂，下文特举出本专利技术的具体实施例，并配合附图，作详细说明如下。目的在于说明本专利技术的精神而非用以限定本专利技术的保护范围，应理解下列实施例可经由软件、硬件、固件、或上述任意组合来实现。图1A是显示根据本专利技术的一实施例所述的电子装置方块图。电子装置300A可包括主机装置200与数据储存装置100。电子装置300A可为移动装置，例如智慧型手机、智慧型手表或平板电脑，但不以此为限。根据本专利技术的一实施例，数据储存装置100可包括控制器110A与存储器装置120。控制器110A可至少包括一微处理器111、静态随机存取存储器(StaticRandomAccessMemory，缩写为SRAM)112、只读存储器(ROM)113、一编码器114与一扰乱器115。存储器装置120可包括一或多个非挥发性存储器，例如，快闪存储器。主机装置200与数据储存装置100可透过一既定介面117相互连接。例如，当数据储存装置100符合通用快闪存储器(UniversalFlashStorage，缩写为UFS)的规范时，主机装置200与数据储存装置100可透过UFS介面相互连接。又例如，当数据储存装置100符合内嵌式存储器(embeddedMultiMediaCard，缩写为eMMC)的规范时，主机装置200与数据储存装置100可透过MMC介面相互连接。此外，控制器110A与存储器装置120可透过另一存储器介面118相互连接。只读存储器113储存程序码，微处理器111可执行该程序码，以控制存储器装置120的存取运作，并利用静态随机存取存储器112进行所需的缓冲处理，以及透过介面117与主机装置200沟通。编码器114可对数据进行编码、解码，并且可根据欲写入存储器装置120的数据内容产生同位检查(paritycheck)位元，用以检查及更正错误。扰乱器115可根据随机种子对欲写入存储器装置120的数据进行数据扰乱，以及根据对应的随机种子对自存储器装置120读出的数据进行解扰乱。图1B是显示根据本专利技术的另一实施例所述的电子装置300B范例方块图。于此实施例中，SRAM112被配置于控制器110B外部，并且耦接至控制器110B。值得注意的是，为简化说明，图1A与图1B仅显示与本专利技术相关的元件，并且图1A与图1B仅显示多种可应用本专利技术的架构的其中两种。然而，本专利技术的实施并不仅限于图1A与图1B所示的元件与架构。根据本专利技术的一实施例，存储器装置120包括多个存储器区块。存储器区块可进一步被区分为多个单层单元(SingleLevelCell，缩写为SLC)区块与多个多层单元区块(MultipleLevelCell，缩写为MLC)区块。SLC区块的每个存储器单元中储存一个位元数据，MLC区块的每个存储器单元中储存多个位元数据。例如，根据本专利技术的一实施例，MLC区块的每个存储器单元中储存两个位元数据。各存储器区块可包括多个页面，通常在快闪存储器中，一个页面为一个写入作业的最小数据块单位。一个物理页面的大小为固定的，而一个逻辑页面的大小则可根据韧体编程需求弹性地被设计。一般而言，为了使MLC区块的编程能维持稳定状态，存储器装置120的SLC区块以及部分MLC区块可作用为快取存储器，或称缓存器(buffer)，用以暂存数据。待缓存器的使用率达到一定程度时，控制器110A/110B再将缓存器储存的数据写入MLC区块或将作为缓存器的MLC区块更新成数据区块，如此一来，缓存器的存储器空间可被释放并可再度被使用。本专利技术应用于使用双缓存器的数据储存装置。根据本专利技术的一实施例，存储器装置120可包括一第一缓存器Buffer_1与一第二缓存器Buffer_2，其中第一缓存器Buffer_1可包括一或多个多层单元(MLC)区块，第二缓存器Buffer_2可包括一或多个单层单元(SLC)区块。第一缓存器Buffer_1被设定为用以储存连续或大笔数据，例如，用以储存多连续逻辑页面的数据，而第二缓存器Buffer_2被设定为用以随机或小笔数据。根据本专利技术的一实施例，控制器110A/110B可根据一笔写入指令中所指示欲被写入的数据的数据量以及欲写入存储器装置120的既定数据DATA的起始主页面(Hostpage，HP)编号，判断将数据写入第一缓本文档来自技高网...

【技术保护点】
1.一种数据储存装置，包括：一存储器装置，包括用以储存多个连续逻辑页面的数据的一第一缓存器；一静态随机存取存储器，用以储存一第一映射表格，其中该第一映射表格记录该第一缓存器的各物理页面所储存的数据是指向哪个逻辑页面；以及一控制器，耦接该存储器装置与该静态随机存取存储器，其中当该控制器响应一抹除指令对该第一缓存器所储存的数据执行抹除操作时，该控制器于每完成一既定数量(M)的逻辑页面的抹除操作后，再检查是否自一主机装置接收到一中断信号或一重置指令，其中该既定数量(M)为大于1的一正整数。

【技术特征摘要】
2017.12.18 TW 1061443911.一种数据储存装置，包括：一存储器装置，包括用以储存多个连续逻辑页面的数据的一第一缓存器；一静态随机存取存储器，用以储存一第一映射表格，其中该第一映射表格记录该第一缓存器的各物理页面所储存的数据是指向哪个逻辑页面；以及一控制器，耦接该存储器装置与该静态随机存取存储器，其中当该控制器响应一抹除指令对该第一缓存器所储存的数据执行抹除操作时，该控制器于每完成一既定数量(M)的逻辑页面的抹除操作后，再检查是否自一主机装置接收到一中断信号或一重置指令，其中该既定数量(M)为大于1的一正整数。2.如权利要求1所述的数据储存装置，其特征在于，该既定数量与该第一映射表格的一数据压缩率(R)相关，并且该数据压缩率(R)为大于1的一正整数。3.如权利要求2所述的数据储存装置，其特征在于，该控制器根据该数据压缩率(R)编辑该第一映射表格，并且其中部分数据被储存于该第一缓存器的这些逻辑页面的资讯未被记录于该第一映射表格。4.如权利要求1所述的数据储存装置，其特征在于，对于每R个数据被储存于该第一缓存器的连续逻辑页面，仅其中的一个逻辑页面的资讯会被记录于该第一映射表格，并且其中R为大于1的一正整数。5.如权利要求1所述的数据储存装置，其特征在于，该既定数量(M)为该第一映射表格的一数据压缩率(R)的一整数倍。6.如权利要求1所述的数据储存装置，其特征在于，该第一缓存器用以储存一特定数量(N)个连续逻...

【专利技术属性】
技术研发人员：林文生，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：中国台湾,71