一种移位寄存器及其驱动方法、栅极驱动电路、显示装置制造方法及图纸

本发明专利技术实施例提供一种移位寄存器及其驱动方法、栅极驱动电路、显示装置，涉及显示技术领域，能够解决移位寄存器中因下拉节点电位不足而导致的输出不稳定的问题；该移位寄存器包括上拉节点和下拉节点、下拉耦合子电路；下拉耦合子电路与下拉节点、第一扫描端、第二扫描端连接；下拉耦合子电路配置为：在第一扫描端和第二扫描端的信号的控制下，对下拉节点的电压进行耦合抬升。

【技术实现步骤摘要】
一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
本专利技术涉及显示
，尤其涉及一种移位寄存器及其驱动方法、栅极驱动电路、显示装置。
技术介绍
GOA(GateDriveronArray，阵列基板行驱动)是一种将栅极驱动电路集成于阵列基板上的技术，其中，GOA电路中包括多级级联的移位寄存器，每一级移位寄存器与一行栅线相连接，用于向该栅线输出栅极扫描信号，以实现对显示面板中的多条栅线的逐行扫描(驱动)。
技术实现思路
本专利技术的实施例提供一种移位寄存器及其驱动方法、栅极驱动电路、显示装置，能够解决移位寄存器中因下拉节点电位不足而导致的输出不稳定的问题。为达到上述目的，本专利技术的实施例采用如下技术方案：本专利技术实施例提供一种移位寄存器，包括上拉节点和下拉节点，所述移位寄存器还包括：下拉耦合子电路；所述下拉耦合子电路与所述下拉节点、第一扫描端、第二扫描端连接；所述下拉耦合子电路配置为：在所述第一扫描端和第二扫描端的信号的控制下，对所述下拉节点的电压进行耦合抬升。在一些实施例中，所述下拉耦合子电路包括：开关电路和耦合电路；所述耦合电路连接于所述下拉节点和所述开关电路之间；所述开关电路连接于所述耦合电路和所述第二扫描端之间；所述开关电路还与所述第一扫描端连接；所述下拉耦合子电路配置为：在所述第一扫描端的信号的控制下，通过所述开关电路将所述耦合电路和所述第二扫描端之间导通，并在所述第二扫描端的信号的控制下，通过所述耦合电路对所述下拉节点的电压进行耦合抬升；或者，所述耦合电路连接于所述开关电路和所述第二扫描端之间；所述开关电路连接于所述耦合电路和所述下拉节点之间；所述开关电路还与所述第一扫描端连接；所述下拉耦合子电路配置为：在所述第一扫描端的信号的控制下，通过所述开关电路将所述耦合电路和所述下拉节点之间导通，并在所述第二扫描端的信号的控制下，通过所述耦合电路对所述下拉节点的电压进行耦合抬升。在一些实施例中，所述开关电路包括第十晶体管；所述耦合电路包括第二电容；在所述耦合电路连接于所述下拉节点和所述开关电路之间；所述开关电路连接于所述耦合电路和所述第二扫描端之间的情况下，所述第十晶体管的栅极与所述第一扫描端连接，第一极与所述第二扫描端连接，第二极与所述第二电容的第一极连接，所述第二电容的第二极与所述下拉节点连接；在所述耦合电路连接于所述开关电路和所述第二扫描端之间；所述开关电路连接于所述耦合电路和所述下拉节点之间的情况下，所述第二电容的第一极与所述第二扫描端连接，第二极与所述第十晶体管的第一极连接；所述第十晶体管的栅极与所述第一扫描端连接，所述第十晶体管的第二极与所述下拉节点连接。在一些实施例中，所述移位寄存器还包括：输入子电路、复位子电路、输出子电路、第一控制子电路、第一降噪子电路、第二降噪子电路、储能子电路。在一些实施例中，所述输入子电路与信号输入端、所述上拉节点连接；所述输入子电路配置为：在所述信号输入端的电压的控制下，将所述信号输入端的电压输出至所述上拉节点；所述复位子电路与复位信号端、所述第二电压端、所述上拉节点连接；所述复位子电路配置为：在所述复位信号端的电压的控制下，将所述第二电压端的电压输出至所述上拉节点。在一些实施例中，所述输出子电路与所述上拉节点、时钟信号端、信号输出端连接；所述输出子电路配置为：在所述上拉节点的电压的控制下，将所述时钟信号端的电压输出至所述信号输出端。在一些实施例中，所述第一控制子电路与所述上拉节点、所述下拉节点、第一电压端、所述第二电压端连接；所述第一控制子电路配置为：在所述上拉节点的电压的控制下，将所述第二电压端的电压输出至所述下拉节点；所述第一控制子电路还配置为：在所述上拉节点和所述第一电压端的电压的控制下，将所述第一电压端的电压输出至所述下拉节点。在一些实施例中，所述第一降噪子电路与所述下拉节点、所述第三电压端、所述信号输出端连接；所述第一降噪子电路配置为：在所述下拉节点的电压的控制下，将所述第三电压端的电压输出至所述信号输出端。在一些实施例中，所述第二降噪子电路与所述下拉节点、所述上拉节点、所述第二电压端连接；所述第二降噪子电路配置为：在所述下拉节点的电压的控制下，将所述第二电压端的电压输出至所述上拉节点。在一些实施例中，所述储能子电路与所述上拉节点和所述信号输出端连接；所述储能子电路配置为：在所述上拉节点和所述信号输出端的电压的控制下，进行充放电。在一些实施例中，所述输入子电路包括第一晶体管；所述第一晶体管的栅极和第一极均与所述信号输入端连接，第二极与所述上拉节点连接。在一些实施例中，所述复位子电路包括第二晶体管；所述第二晶体管的栅极与所述复位信号端连接，第一极与所述第二电压端连接，第二极与所述上拉节点连接。在一些实施例中，所述输出子电路包括第三晶体管；所述第三晶体管的栅极与所述上拉节点连接，第一极与所述时钟信号端连接，第二极与所述信号输出端连接。在一些实施例中，所述第一控制子电路包括第五晶体管、第六晶体管、第七晶体管和第八晶体管；所述第五晶体管的栅极与控制节点连接，第一极与所述第一电压端连接，第二极与所述下拉节点连接；所述第六晶体管的栅极与所述上拉节点连接，第一极与所述第二电压端连接，第二极与所述下拉节点连接；所述第七晶体管的栅极与第一极均与所述第一电压端连接，第二极与所述控制节点连接；所述第八晶体管的栅极与所述上拉节点连接，第一极与所述第二电压端连接，第二极与所述控制节点连接。在一些实施例中，所述第一降噪子电路包括第四晶体管；所述第四晶体管的栅极与所述下拉节点连接，第一极与所述第三电压端连接，第二极与所述信号输出端连接。在一些实施例中，所述第二降噪子电路包括第九晶体管；所述第九晶体管的栅极与所述下拉节点连接，第一极与所述第二电压端连接，第二极与所述上拉节点连接。在一些实施例中，所述储能子电路包括第一电容；所述第一电容的第一极与所述上拉节点连接，第二极与所述信号输出端连接。在一些实施例中，所述移位寄存器还包括：下拉替换节点、下拉耦合替换子电路、第一控制替换子电路、第一降噪替换子电路、第二降噪替换子电路。在一些实施例中，所述下拉耦合替换子电路与所述下拉替换节点、第一替换扫描端、第二替换扫描端连接；所述下拉耦合替换子电路配置为：在所述第一替换扫描端和第二替换扫描端的信号的控制下，对所述下拉替换节点的电压进行耦合抬升。在一些实施例中，所述第一控制子替换电路与所述上拉节点、所述下拉替换节点、所述第一电压端、所述第二电压端连接；所述第一控制替换子电路配置为：在所述上拉节点电压的控制下，将所述第二电压端的电压输出至所述下拉替换节点；所述第一控制子电路还配置为：在所述上拉节点和所述第一电压端的电压的控制下，将所述第一电压端的电压输出至所述下拉替换节点。在一些实施例中，所述第一降噪替换子电路与所述下拉替换节点、所述第三电压端、所述信号输出端连接；所述第一降噪替换子电路配置为：在所述下拉替换节点的电压的控制下，将所述第三电压端的电压输出至所述信号输出端。在一些实施例中，所述第二降噪替换子电路与所述下拉替换节点、所述上拉节点、所述第二电压端连接；所述第二降噪替换子电路配置为：在所述下拉替换节点的电压的控制下，将所述第二电压端的电压输出至所述上拉节点。在一些实施例中，所述下拉耦合本文档来自技高网...

【技术保护点】
1.一种移位寄存器，包括上拉节点和下拉节点，其特征在于，所述移位寄存器还包括：下拉耦合子电路；所述下拉耦合子电路与所述下拉节点、第一扫描端、第二扫描端连接；所述下拉耦合子电路配置为：在所述第一扫描端和第二扫描端的信号的控制下，对所述下拉节点的电压进行耦合抬升。

【技术特征摘要】
1.一种移位寄存器，包括上拉节点和下拉节点，其特征在于，所述移位寄存器还包括：下拉耦合子电路；所述下拉耦合子电路与所述下拉节点、第一扫描端、第二扫描端连接；所述下拉耦合子电路配置为：在所述第一扫描端和第二扫描端的信号的控制下，对所述下拉节点的电压进行耦合抬升。2.根据权利要求1所述的移位寄存器，其特征在于，所述下拉耦合子电路包括：开关电路和耦合电路；所述耦合电路连接于所述下拉节点和所述开关电路之间；所述开关电路连接于所述耦合电路和所述第二扫描端之间；所述开关电路还与所述第一扫描端连接；所述下拉耦合子电路配置为：在所述第一扫描端的信号的控制下，通过所述开关电路将所述耦合电路和所述第二扫描端之间导通，并在所述第二扫描端的信号的控制下，通过所述耦合电路对所述下拉节点的电压进行耦合抬升；或者，所述耦合电路连接于所述开关电路和所述第二扫描端之间；所述开关电路连接于所述耦合电路和所述下拉节点之间；所述开关电路还与所述第一扫描端连接；所述下拉耦合子电路配置为：在所述第一扫描端的信号的控制下，通过所述开关电路将所述耦合电路和所述下拉节点之间导通，并在所述第二扫描端的信号的控制下，通过所述耦合电路对所述下拉节点的电压进行耦合抬升。3.根据权利要求2所述的移位寄存器，其特征在于，所述开关电路包括第十晶体管；所述耦合电路包括第二电容；在所述耦合电路连接于所述下拉节点和所述开关电路之间；所述开关电路连接于所述耦合电路和所述第二扫描端之间的情况下，所述第十晶体管的栅极与所述第一扫描端连接，第一极与所述第二扫描端连接，第二极与所述第二电容的第一极连接，所述第二电容的第二极与所述下拉节点连接；在所述耦合电路连接于所述开关电路和所述第二扫描端之间；所述开关电路连接于所述耦合电路和所述下拉节点之间的情况下，所述第二电容的第一极与所述第二扫描端连接，第二极与所述第十晶体管的第一极连接；所述第十晶体管的栅极与所述第一扫描端连接，所述第十晶体管的第二极与所述下拉节点连接。4.根据权利要求1-3任一项所述的移位寄存器，其特征在于，所述移位寄存器还包括：输入子电路、复位子电路、输出子电路、第一控制子电路、第一降噪子电路、第二降噪子电路、储能子电路；所述输入子电路与信号输入端、所述上拉节点连接；所述输入子电路配置为：在所述信号输入端的电压的控制下，将所述信号输入端的电压输出至所述上拉节点；所述复位子电路与复位信号端、第二电压端、所述上拉节点连接；所述复位子电路配置为：在所述复位信号端的电压的控制下，将所述第二电压端的电压输出至所述上拉节点；所述输出子电路与所述上拉节点、时钟信号端、信号输出端连接；所述输出子电路配置为：在所述上拉节点的电压的控制下，将所述时钟信号端的电压输出至所述信号输出端；所述第一控制子电路与所述上拉节点、所述下拉节点、第一电压端、所述第二电压端连接；所述第一控制子电路配置为：在所述上拉节点的电压的控制下，将所述第二电压端的电压输出至所述下拉节点；所述第一控制子电路还配置为：在所述上拉节点和所述第一电压端的电压的控制下，将所述第一电压端的电压输出至所述下拉节点；所述第一降噪子电路与所述下拉节点、第三电压端、所述信号输出端连接；所述第一降噪子电路配置为：在所述下拉节点的电压的控制下，将所述第三电压端的电压输出至所述信号输出端；所述第二降噪子电路与所述下拉节点、所述上拉节点、所述第二电压端连接；所述第二降噪子电路配置为：在所述下拉节点的电压的控制下，将所述第二电压端的电压输出至所述上拉节点；所述储能子电路与所述上拉节点和所述信号输出端连接；所述储能子电路配置为：在所述上拉节点和所述信号输出端的电压的控制下，进行充放电。5.根据权利要求4所述的移位寄存器，其特征在于，所述输入子电路包括第一晶体管；所述第一晶体管的栅极和第一极均与所述信号输入端连接，第二极与所述上拉节点连接；所述复位子电路包括第二晶体管；所述第二晶体管的栅极与所述复位信号端连接，第一极与所述第二电压端连接，第二极与所述上拉节点连接；所述输出子电路包括第三晶体管；所述第三晶体管的栅极与所述上拉节点连接，第一极与所述时钟信号端连接，第二极与所述信号输出端连接；所述第一控制子电路包括第五晶体管、第六晶体管、第七晶体管和第八晶体管；所述第五晶体管的栅极与控制节点连接，第一极与所述第一电压端连接，第二极与所述下拉节点连接；所述第六晶体管的栅极与所述上拉节点连接，第一极与所述第二电压端连接，第二极与所述下拉节点连接；所述第七晶体管的栅极与第一极均与所述第一电压端连接，第二极与所述控制节点连接；所述第八晶体管的栅极与所述上拉节点连接，第一极与所述第二电压端连接，第二极与所述控制节点连接；所述第一降噪子电路包括第四晶体管；所述第四晶体管的栅极与所述下拉节点连接，第一极与所述第三电压端连接，第二极与所述信号输出端连接；所述第二降噪子电路包括第九晶体管；所述第九晶体管的栅极与所述下拉节点连接，第一极与所述第二电压端连接，第二极与所述上拉节点连接；所述储能子电路包括第一电容；所述第一电容的第一极与所述上拉节点连接，第二极与所述信号输出端连接。6.根据权利要求5所述的移位寄存器，其特征在于，所述移位寄存器还包括：下拉替换节点、下拉耦合替换子电路、第一控制替换子电路、第一降噪替换子电路、第二降噪替换子电路；所述下拉耦合替换子电路与所述下拉替换节点、第一替换扫描端、第二替换扫描端连接；所述下拉耦合替换子电路配置为：在所述第一替换扫描端和...

【专利技术属性】
技术研发人员：周茂秀，杨海鹏，芮洲，王登峰，郭磊，戴珂，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京,11