重新校准环形胞元电路制造技术

本发明专利技术公开了一种重新校准环形胞元电路。重新校准环形胞元电路包括：单端转差分单元、或门、与门、P型金属氧化物半导体晶体管及N型金属氧化物半导体晶体管。单端转差分单元具有配置用于接收重新校准信号的输入、用于输出第一差分输出的第一输出及用于输出第二差分输出的第二输出。用于输出的第一输出是或门的第一输入。用于输出的第二输出是与门的第一输入。P型金属氧化物半导体晶体管的栅极电连接到或门的输出。N型金属氧化物半导体晶体管的栅极电连接到与门的输出。P型金属氧化物半导体晶体管的漏极与N型金属氧化物半导体晶体管的漏极相互电连接且还电连接到或门的第二输入及与门的第二输入。

Recalibration of Ring Cell Circuits

The invention discloses a recalibrated ring cell circuit. Recalibrated ring cell circuits include single-ended differential unit, or gate, and gate, P-type metal oxide semiconductor transistor and N-type metal oxide semiconductor transistor. The single-ended to differential unit has an input configured to receive the re-calibration signal, a first output for outputting the first differential output, and a second output for outputting the second differential output. The first output for output is the first input of the gate. The second output for output is the first input of the door. The gate of a P-type metal oxide semiconductor transistor is electrically connected to the output of a gate. The gate of the N-type metal oxide semiconductor transistor is electrically connected to the output of the gate. The drain of P-type metal oxide semiconductor transistor is electrically connected with the drain of N-type metal oxide semiconductor transistor and is electrically connected to the second input of the door or the second input of the door.

【技术实现步骤摘要】
重新校准环形胞元电路
本专利技术的实施例是有关于一种重新校准环形胞元电路，且特别是有关于一种用于相频锁定的重新校准环形胞元电路。
技术介绍
相频检测器(phasefrequencydetector，PFD)是对两个输入信号的相位进行比较的装置。相频检测器包括用于分别接收两个不同的输入信号的两个输入，通常所述两个不同的输入信号中的一者来自压控振荡器(voltage-controlledoscillator，VCO)且另一者来自其他外部源。相频检测器具有两个输出，所述两个输出指示后续电路系统如何调整频率来锁定到参考信号的相位。为形成锁相环路(phase-lockedloop，PLL)，将相频检测器相位误差输出传输到环路滤波器，由环路滤波器对信号进行积分来使信号平滑。经过平滑的信号被传输到压控振荡器，压控振荡器产生频率与输入信号成比例的输出信号。压控振荡器输出也被传输回相频检测器以锁定到参考信号的相位。泵(pump)将相频检测器数字相位误差转换成模拟电荷。当锁相环路以重新校准模式运行时，传统跟踪环路(即，信号路径)的相频检测器及泵被禁用。因此，当锁相环路经受温度变化时，锁相环路不能够在重新校准模式中恢复目标频率。为恢复目标频率，启用传统跟踪环路。当传统环路与重新校准环路一同启用时，两个指令被同时注入到锁相环路的环形振荡器中从而形成环路冲突，环路冲突指的是当在电路中存在传统跟踪环路及重新校准环路时的情况。在传统方式中，通过对重新校准的强度进行调整来控制所述冲突。重新校准通过以参考时钟校准环形振荡器的相位来改善锁相环路的集成抖动(integratedjitter)。当锁相环路以重新校准模式运行时，传统跟踪环路的相频检测器及泵被禁用以避免环路冲突。在这种情景中，当跟踪环路被禁用且锁相环路经受温度变化时，无法在重新校准模式中恢复锁相环路频率。因此，当锁相环路经受温度变化时必须启用传统跟踪环路来追踪目标频率。
技术实现思路
本专利技术提供一种重新校准环形胞元电路，包括单端转差分单元，具有输入、第一输出及第二输出，所述输入被配置成接收重新校准信号，所述第一输出用于输出第一差分输出，所述第二输出用于输出第二差分输出。或门，其中用于输出的所述第一输出是所述或门的第一输入。与门，其中用于输出的所述第二输出是所述与门的第一输入。第一P型金属氧化物半导体晶体管，其中所述第一P型金属氧化物半导体晶体管的栅极电连接到所述或门的输出。以及第一N型金属氧化物半导体晶体管，其中所述第一N型金属氧化物半导体晶体管的栅极电连接到所述与门的输出，其中所述第一P型金属氧化物半导体晶体管的漏极与所述第一N型金属氧化物半导体晶体管的漏极相互电连接且还电连接到所述或门的第二输入及所述与门的第二输入。附图说明结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。图1是根据本专利技术一些实施例所示出的全范围重新校准环形振荡器的示意图；图2是根据本专利技术一些实施例所示出的脉冲产生器的示意图；图3是根据本专利技术另一些实施例所示出的脉冲产生器以及与所述脉冲产生器对应的信号时序图的示意图；图4是根据本专利技术一些实施例所示出的全范围重新校准环形胞元的示意图。图5是根据本专利技术一些实施例所示出的单端转差分单元的示意图；图6是根据本专利技术一些实施例所示出在ZN负周期中的RL_S的时序图；图7是根据本专利技术一些实施例所示出在ZN正周期中的RL_S的时序图；图8是根据本专利技术一些实施例所示出的噪声效应的时序图；图9是根据本专利技术一些实施例所示出对相位噪声抑制进行比较的示意图；图10是根据本专利技术一些实施例所示出的操作全范围重新校准环形振荡器的方法的流程图；附图标记说明：100、200：全范围重新校准环形振荡器；110、112：全范围重新校准胞元；111、210、320、410：脉冲产生器；121、122、123、124、218、330、511、512、513、514、521、522、523、531、532：反相器；131、433：PMOS晶体管；132、434：NMOS晶体管；211、326、436：与门；212、213、215、216、217、328、329：放大器；214：数据锁存器；219：第二与门；321、322、323、324、325：与非门；327：多路复用器；331：缓冲器延迟；332、334、335、604、607、704、707、805、IN、QB’、Reset’、ZN：信号；333、601、701、802、RL_S：重新校准选择器信号/选择器信号/单端信号/重新校准信号/信号/重新校准；400：全范围重新校准环形胞元；420、500：单端转差分单元；431：或门；432、PRDN：第一PMOS晶体管/PRDN装置；435、NRDN：第一NMOS晶体管/NRDN装置；510：偶数级反相器串；520：奇数级反相器串；530：交叉锁存器单元；608：ZN的负周期；610、609、613、709、710、712：高电平；611、612、711、713：低电平；602、603、702、703、RL_I、RL_IB：差分/信号/差分信号；605、705、803、EN_N：与门的输出；708：ZN的正周期；801、FREF：参考时钟信号/参考时钟/外部信号；606、706、804、ENB_P：或门的输出；901、902、903：曲线；1001、1002、1003、1004、1005、1006：步骤；Pulse_sel：选择器信号；RSTN：与门的输入。具体实施方式以下公开内容提供用于实施主题的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实例以简化本公开。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、从而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本公开可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。此外，为易于说明，本文中可能使用例如“位于...之下(beneath)”、“位于...下面(below)”、“下部的(lower)”、“位于...上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或其他取向)，且本文中所用的空间相对性描述语可同样相应地进行解释。当在锁相环路电路中启用传统跟踪环路及重新校准环路时，两个指令同时被注入到锁相环路的环形振荡器中，从而形成环路冲突。在重新校准强度为1:1时出现最坏情况的冲突，此会使高频率形成毛刺(spur)。如以下进一步详细地论述，“重新校准强度”(也被称为环路权重)反映传统跟踪环路与重新校准环路之间的相对强度。“毛刺”是功率谱密度图(powerspectraldensityfigure本文档来自技高网...

【技术保护点】
1.一种重新校准环形胞元电路，其特征在于，包括：单端转差分单元，具有输入、第一输出及第二输出，所述输入被配置成接收重新校准信号，所述第一输出用于输出第一差分输出，所述第二输出用于输出第二差分输出；或门，其中用于输出的所述第一输出是所述或门的第一输入；与门，其中用于输出的所述第二输出是所述与门的第一输入；第一P型金属氧化物半导体晶体管，其中所述第一P型金属氧化物半导体晶体管的栅极电连接到所述或门的输出；以及第一N型金属氧化物半导体晶体管，其中所述第一N型金属氧化物半导体晶体管的栅极电连接到所述与门的输出，其中所述第一P型金属氧化物半导体晶体管的漏极与所述第一N型金属氧化物半导体晶体管的漏极相互电连接且还电连接到所述或门的第二输入及所述与门的第二输入。

【技术特征摘要】
2017.11.30 US 15/826,9101.一种重新校准环形胞元电路，其特征在于，包括：单端转差分单元，具有输入、第一输出及第二输出，所述输入被配置成接收重新校准信号，所述第一输出用于输出第一差分输出，所述第二输出用于输出第二差分输出；或门，其中用于输出的所述第一输出是所述或门的第一输入；与门，其中用于输出的所述第二输...

【专利技术属性】
技术研发人员：蔡宗宪，张智贤，沈瑞滨，谢正祥，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71