逐次逼近寄存器模数转换器、电子装置和其方法制造方法及图纸

描述一种逐次逼近寄存器SAR模数转换器ADC。SAR ADC包括：模拟输入信号；ADC核心，ADC核心被配置成接收模拟输入信号并且包括位于反馈路径中的数模转换器DAC；和SAR控制器，SAR控制器被配置成控制DAC的操作，其中DAC包括被布置成将来自SAR控制器的数字代码转换成模拟形式的多个DAC单元；数字信号重构电路，数字信号重构电路被配置成将来自SAR控制器的数字代码转换成二进制形式；和输出端，输出端耦接到数字信号重构电路并且被配置成提供数字数据输出。DAC能够被配置成支持至少两种映射模式，包括小信号映射操作模式；并且SAR控制器被配置成鉴别何时接收的模拟信号为小信号水平，并且响应于此而重新配置DAC和数字信号重构电路以实施小信号映射操作模式。

Sequential Approximation Register A/D Converter, Electronic Device and Method

A successive approximation register SAR ADC is described. SAR ADC includes: analog input signal; ADC core, which is configured to receive analog input signal and include DAC located in the feedback path; SAR controller, which is configured to control the operation of DAC, includes DAC units arranged to convert digital code from SAR controller into analog form; digital signal reconstruction circuit, The digital signal reconstruction circuit is configured to convert the digital code from the SAR controller into binary form, and the output terminal is coupled to the digital signal reconstruction circuit and configured to provide digital data output. DAC can be configured to support at least two mapping modes, including small signal mapping operation modes, and SAR controllers are configured to identify when an analog signal is received at a small signal level, and in response to this, reconfigure DAC and digital signal reconstruction circuits to implement small signal mapping operation modes.

【技术实现步骤摘要】
逐次逼近寄存器模数转换器、电子装置和其方法
本专利技术
涉及逐次逼近寄存器(SAR)模数转换器(ADC)、电子装置和用于改进逐次逼近寄存器模数转换器的线性度性能的方法。本专利技术适用于(但不限于)用于如雷达单元的装置的SARADC。
技术介绍
在雷达系统中，众所周知，接收到的信号的信号水平可在大动态范围上变化。为了避免错误警报和遗漏检测，需要非常线性的接收器，以便可靠地检测所接收的仅超过接收器噪声水平的弱反射信号(例如来自具有小截面的和/或相对地远的目标，使得回波信号以非常低水平返回)。在这些弱反射信号与其它强反射信号(例如，比如在城市区域中，来自与附近车辆混杂的附近行人)共存时，存在问题。在接收强回波/反射信号时，雷达接收器信道线性度通常受雷达单元的毫米(mm)波/射频(RF)前端电路的非线性度限制；而对于弱反射信号，其受能够鉴别接收的小信号(比如来自远端物体)与接收的一个或多个大得多的信号的模数转换器(ADC)性能限制。在宽操作条件下，用于高性能汽车雷达传感器(有时被称作雷达单元)的ADC需要具有超低突波水平(例如低于-90dBFS或甚至-100dBFS)以及宽频宽、低噪声、低功率和等待时间短。设计这类ADC以便满足这类严格的小信号线性度要求为具挑战性的任务。相比于线性放大器，由奈奎斯特(Nyquist)速率ADC的静态线性度误差(微分非线性度(DNL)/积分非线性度(INL))引入的谐振畸变不随着输入信号振幅降低而按比例缩小；相反，认为，谐振畸变可保持在类似水平，应注意DNL为微分非线性度并且由在‘1’LSB的实际步长宽度和理想值之间差值之间的偏差限定，而INL为积分非线性度并且由实际ADC转换函数与理想的ADC传递函数的偏差限定。现参看图1，已知的信号图100示出提供至ADC的输入模拟信号110的强输入信号112和弱输入信号114。ADC将输入模拟信号110转换成数字输出参考值120的范围，比如对于在雷达单元中的信号处理。如所示出，仅少量122的数字输出参考值120可用于描述弱输入信号114。因此，已知ADC转换误差具有强信号水平依赖性，这导致可造成错误目标检测的不期望谐振突波。逐次逼近寄存器(SAR)ADC架构为最常用ADC架构之一，如在许多公开案中所展示的，作为用于实现良好总体性能(例如宽频宽、低功率、等待时间短)的选择。然而，由于上文呈现的限制，SARADC的小输入信号线性度受到限制。图2示出具有操作阶段和波形的SARADC200的已知通用例子框图。SARADC200包括提供至追踪和保持(T/H)电路214的输入210，和提供至比较器216和最终提供至SAR控制器218的采样的输出。反馈路径包括连接至SAR控制器218的N位控制信号219和被布置成将转换的数字输入信号转换成模拟形式的N位数模转换器(DAC)220。由于比较器输出和通过SAR控制器218的确定，从SARADC200输出数字数据输出230。SARADC200的操作由二个阶段组成，在ADC是激活的时，该两个阶段如250中所示为反复的。在第一采样阶段260中，模拟输入信号通过T/H电路214处理，该电路通常为切换电容器类型电路并且采样信号(V采样)保持在电容器上。因此，在切换晶体管M1211接通时，输入模拟信号被传递到电容器Cs213(跨电容器的电压跟随输入信号)，在切换晶体管M1211断开时，此时刻的信号振幅值存储在电容器Cs213上。这还为所谓的追踪阶段。在第二SAR转换阶段270中，SAR控制器控制DAC产生模拟输出信号(VDAC)280以便在每个转换循环中逼近采样信号(V采样)290。采样信号(V采样)290和DAC输出信号(VDAC)280的振幅252差值然后被放大并且通过比较器进行比较。通过多个循环循序地进行比较和逼近。在转换阶段的末尾，DAC输出信号(VDAC)280逼近采样信号(V采样)290，其中理想地最大偏差为VLSB/2。输出数字代码(Dout)代表采样模拟信号。N位DAC220的输出为由下式表达的模拟信号：其中：d[i]表示在第i转换步骤处{-1，1}的情况下的比较器决策，Nc：转换循环的总数，和权重_a[i]表示DAC单元的实际权重(注意：权重为DAC单元的值与最低有效位(LSB)DAC单元的值的比率。在常规SAR转换中，DAC单元逐个地按顺序切换，从最大DAC单元到最小DAC单元，以便连续地逼近采样信号。ADC数字输出代码可由下式表达：其中：权重_d[i]表示由ADC200使用的用于重构采样模拟信号的数字表示的权重。理想地，权重_d的值应当正好与权重_a相同。然而，由于用于在N位DAC220中实施DAC单元的组件(晶体管、电容器或电阻等)的错配，在数字域中使用的权重可与DAC单元的实际权重有偏差。这导致造成不希望的谐振突波的DNL/INL误差。此误差机制为奈奎斯特速率ADC中的小信号非线性度的主来源。许多公布的工作使用预定义DAC单元权重(例如权重_d[0：NC-1]＝1、2、4、8...2^(Nc-1))，以便重构ADC输出信号，并且依赖于装置的固有匹配以展现权重_d和权重_a之间的相对小的差异。此方法的主要缺点为需要大的组件尺寸以减少错配。为了满足小信号的超低突波水平要求，由于伴随的大寄生电容器，此方法可导致不现实的大组件尺寸和ADC转换速度下降。还存在多种已知方法，该多种已知方法利用校准方法以便减少权重_d和权重_a之间的权重偏差，而非依赖于DAC单元的固有匹配精确度。这些校准方法的优势包括硅面积的减少和无以增添设计复杂度为代价的ADC转换速度的折中。在校准阶段中，测量并且存储DAC单元的实际权重值。代替使用权重_d，在正常操作期间，测量的DAC单元权重(权重_mea)用于将非二进制ADC输出数字代码(Dout)映射到二进制代码。在重构期间在数字域中引入的误差现在通过校准过程的权重测量精确度(权重_mea和权重_a的之间的差值)来确定。然而，通过使用校准技术的所得性能可显著地变化。这是因为，测量和/或校正可受在校准中涉及的模拟电路的非理想性影响。对于可靠地实现用于转换弱输入信号的超低突波水平要求的限制包括受噪声(例如热、闪烁、脉冲噪声)、电源干扰、串扰、沉淀、偏移等影响的权重值测量精确度。此外，DAC单元的测量程序可迭代(即，使用较小来源的经测量值来测量较大来源)。因此，小来源的测量中的误差将传播至较大来源(例如，为了在MSBDAC单元中具有0.01％测量精确度，较小DAC单元应当具有优于0.01％的测量精确度)。另外，在操作期间，由于温度和电源电压变动，实际权重值可变化，这可造成与在启动测量中获得的权重值的显著偏差(模拟已经示出，这可造成小信号线性度的超过10dB差异)。动态元件匹配(DEM)、抖动和错配误差成形是用于缓和DAC单元错配问题的常用技术。DEM和抖动以额外复杂度为代价使DAC错配误差随机化并且减少突波，DEM需要复杂的编码器并且降低正常操作速度，而抖动的引入减小ADC的适用输入范围。其它技术提出用于过采样SARADC以便实现非常高线性度而无需校准的DAC错配误差成形。然而，这种技术要求大过采样系数，这极大地减小适用输入信号频宽。因此，本专利技术人已经识别并且理解在使用本文档来自技高网...

【技术保护点】
1.一种逐次逼近寄存器SAR模数转换器ADC(400)，其特征在于，包括：模拟输入信号(410)；ADC核心(414)，所述ADC核心(414)被配置成接收所述模拟输入信号(410)并且包括：位于反馈路径中的数模转换器DAC(430)；和SAR控制器(418)，所述SAR控制器(418)被配置成控制所述DAC(430)的操作，其中所述DAC(430)包括被布置成将来自所述SAR控制器(418)的数字代码转换成模拟形式的多个DAC单元；数字信号重构电路(450)，所述数字信号重构电路(450)被配置成将来自所述SAR控制器(418)的所述数字代码转换成二进制形式；输出端，所述输出端耦接到所述数字信号重构电路(450)并且被配置成提供数字数据输出(460)；其中所述SAR ADC(400)特征在于：其中所述DAC(430)能够被配置成支持至少两种映射模式，包括小信号映射操作模式；并且所述SAR控制器(418)被配置成鉴别何时所述接收的模拟信号为小信号水平，并且响应于此而重新配置所述DAC(430)和所述数字信号重构电路(450)从而以所述小信号映射操作模式操作。

【技术特征摘要】
2017.11.14 EP 17201605.71.一种逐次逼近寄存器SAR模数转换器ADC(400)，其特征在于，包括：模拟输入信号(410)；ADC核心(414)，所述ADC核心(414)被配置成接收所述模拟输入信号(410)并且包括：位于反馈路径中的数模转换器DAC(430)；和SAR控制器(418)，所述SAR控制器(418)被配置成控制所述DAC(430)的操作，其中所述DAC(430)包括被布置成将来自所述SAR控制器(418)的数字代码转换成模拟形式的多个DAC单元；数字信号重构电路(450)，所述数字信号重构电路(450)被配置成将来自所述SAR控制器(418)的所述数字代码转换成二进制形式；输出端，所述输出端耦接到所述数字信号重构电路(450)并且被配置成提供数字数据输出(460)；其中所述SARADC(400)特征在于：其中所述DAC(430)能够被配置成支持至少两种映射模式，包括小信号映射操作模式；并且所述SAR控制器(418)被配置成鉴别何时所述接收的模拟信号为小信号水平，并且响应于此而重新配置所述DAC(430)和所述数字信号重构电路(450)从而以所述小信号映射操作模式操作。2.根据权利要求1所述的SARADC(400)，其特征在于，所述SAR控制器(418)被配置成响应于观察来自比较器(416)的初始多个决策输出，确定所述模拟输入信号(410)是否为在特定范围内的小信号，以确定所述采样模拟输入信号(410)的信号强度。3.根据权利要求1或权利要求2所述的SARADC(400)，其特征在于，所述SARADC(400)被配置成以时间多路复用方式操作并且所述SAR控制器(418)被配置成分析在接收的信号的一个啁啾序列中的第一啁啾以便检测所述采样模拟输入信号(410)的信号强度和使用此信息用于转换后续啁啾。4.根据权利要求1所述的SARADC(400)，其特征在于，进一步包括辅助信号水平检测路径(417)，所述辅助信号水平检测路径(417)包括信号水平范围检测器电路(470)，所述信号水平范围检测器电路(470)耦接到所述多路复用器(412)和所述SAR控制器(418)并且被布置成确定所述采样模拟输入信号(410)的信号强度，并且响应于此而告知所述SAR控制器(418)和所述数字信号重构电路(450)。5.根据权利要求4所述的SARADC(400)，其特征在于，所述SAR控制器(418)被配置成适应性地设定由所述信号水平范围检测器电路(470)应用的一个或多个阈值，以影响所述DAC(430)和所述数字信号重构电路(450)何时采用所述小信号映射操作模式。6.根据在前的任一项权利要求所述的SARADC(400)，其特征在于，所述ADC核心(414)包括：多路复用器(412)，所述多路复用器(412)被配置成接收所述模拟输入信号(410)；追踪和保持(T/H)电路(413)，所述追踪和保持(T/H)电路(413)耦接到所述多路复用器(412)的输出端并且被配置成周期性地对所述模拟输入信号(410)进行采样；和比较器电路(416)，...

【专利技术属性】
技术研发人员：林郁，埃尔温·杨森，弗拉季斯拉夫·季亚琴科，
申请(专利权)人：恩智浦有限公司，
类型：发明
国别省市：荷兰,NL