半导体装置及其驱动方法制造方法及图纸

本发明专利技术的目的在于提供能够抑制半导体装置的尺寸及成本的技术。半导体装置具有：IGBT模块(11)，其包含IGBT(12)；以及MOSFET模块(21)，其包含动作特性与IGBT(12)不同的MOSFET(22)，MOSFET模块(21)与IGBT模块(11)并联连接。半导体装置能够选择性地执行将IGBT模块(11)的通断的定时和MOSFET模块(21)的通断的定时错开的动作模式。

【技术实现步骤摘要】
半导体装置及其驱动方法
本专利技术涉及使用功率半导体开关元件的半导体装置及其驱动方法。
技术介绍
作为使功率半导体元件所产生的损耗降低的技术，提出了将IGBT(InsulatedGateBipolarTransistor)及MOSFET(MetalOxideSemiconductorFieldEffectTransistor)并联连接的结构(例如专利文献1)。就半导体装置而言，有时以功率半导体元件的分立方式构成，有时以通过封装等实现的模块方式构成。在分立方式的结构中，随着部件个数的增加而使组装性及基板配线图案复杂化。另一方面，在模块方式的结构中，为了进行2个功率晶体管的分流控制，进行了下述设计，即，使栅极驱动器的输出独立、或将导线键合的限制考虑在内、或者向栅极配线追加电阻。专利文献1：日本特开2011-120330号公报在专利文献1的技术中，以下述情况为前提，将同一驱动信号(PWM信号)输入至IGBT及MOSFET这两者，IGBT及MOSFET同时进行动作。然而，由于元件特性的波动等，有时在实际产品中，IGBT及MOSFET的导通及截止的定时(timing)产生偏差。在该偏差显著的情况下，例如有时与IGBT相比MOSFET先导通，有时与IGBT相比在MOSFET流过更大的电流。在这里，也会想到通过积极地使用MOSFET的寄生二极管作为续流二极管，从而抑制上述现象的结构。然而，在上述结构中，需要确保寄生二极管的通电能力(例如VF-IF特性)，使MOSFET的电流容量具有裕量。其结果，存在下述问题，即，产生MOSFET的芯片尺寸及基板面积的增加，乃至高成本化。上述问题不仅在IGBT及MOSFET中发生，也发生在动作特性不同的功率半导体开关元件彼此之间。
技术实现思路
因此，本专利技术是鉴于上述问题而提出的，其目的在于提供能够抑制半导体装置的尺寸及成本的技术。本专利技术涉及的半导体装置具有：第1功率半导体模块，其包含第1功率半导体开关元件；以及第2功率半导体模块，其包含动作特性与所述第1功率半导体开关元件不同的第2功率半导体开关元件，该第2功率半导体模块与所述第1功率半导体模块并联连接，能够选择性地执行将所述第1功率半导体模块的通断的定时和所述第2功率半导体模块的通断的定时错开的动作模式。专利技术的效果根据本专利技术，能够选择性地执行将第1功率半导体模块的通断的定时和第2功率半导体模块的通断的定时错开的动作模式。根据上述结构，能够抑制半导体装置的尺寸及成本。附图说明图1是表示实施方式1涉及的半导体装置的结构的电路图。图2是用于对实施方式1涉及的动作模式进行说明的时序图。图3是表示实施方式2涉及的半导体装置的结构的电路图。图4是表示实施方式3涉及的半导体装置的结构的侧视图。图5是表示实施方式4涉及的半导体装置的结构的侧视图。图6是表示实施方式5涉及的半导体装置的结构的电路图。图7是表示实施方式5涉及的半导体装置的动作的时序图。标号的说明11IGBT模块，12IGBT，21MOSFET模块，22MOSFET，28输入引脚，31控制电路，46基板。具体实施方式＜实施方式1＞图1是表示本专利技术的实施方式1涉及的半导体装置的结构的电路图。图1的半导体装置具有：控制电路31、电解电容器32、作为第1功率半导体模块的IGBT模块11和作为第2功率半导体模块的MOSFET模块21。控制电路31例如是微型计算机，对IGBT模块11及MOSFET模块21进行控制。IGBT模块11及MOSFET模块21的输入与控制电路31连接，IGBT模块11及MOSFET模块21的输出与电动机等负载41连接。这样，本实施方式1涉及的MOSFET模块21在IGBT模块11的输入与输出之间与IGBT模块11并联连接。IGBT模块11包含：续流二极管13、HVIC(HighVoltageIntegratedCircuit)等高压侧驱动部14、LVIC(LowVoltageIntegratedCircuit)等低压侧驱动部15和作为第1功率半导体开关元件的IGBT12。在电解电容器32的一端与另一端之间串联连接的2个IGBT12构成桥臂，该桥臂是分别针对U相、V相及W相而设置的。高压侧驱动部14与各桥臂的高压侧的IGBT12的栅极连接，对这些IGBT12进行驱动。低压侧驱动部15与各桥臂的低压侧的IGBT12的栅极连接，对这些IGBT12进行驱动。在各桥臂，高压侧的IGBT12与低压侧的IGBT12之间的电压作为IGBT模块11的输出电压而输出至负载41。各续流二极管13在各IGBT12的集电极与发射极之间与IGBT12并联连接。MOSFET模块21包含：HVIC等高压侧驱动部26、LVIC等低压侧驱动部27、输入引脚28、作为第2功率半导体开关元件的MOSFET22。在电解电容器32的一端与另一端之间串联连接的2个MOSFET22构成桥臂，该桥臂是分别针对U相、V相及W相而设置的。高压侧驱动部26与各桥臂的高压侧的MOSFET22的基极连接，对这些MOSFET22进行驱动。低压侧驱动部27与各桥臂的低压侧的MOSFET22的基极连接，对这些MOSFET22进行驱动。在各桥臂，高压侧的MOSFET22与低压侧的MOSFET22之间的电压作为MOSFET模块21的输出电压而输出至负载41。在这里，就IGBT12与MOSFET22而言，动作特性彼此不同，不希望出现如下状况，即，在IGBT12未接通的情况下MOSFET22接通。因此，本实施方式1涉及的半导体装置是以能够抑制上述现象的方式构成的。以下，对其结构进行说明。在MOSFET模块21的高压侧驱动部26及低压侧驱动部27设置有输入引脚28，向该输入引脚28例如从半导体装置外部输入用于执行动作模式的信号。高压侧驱动部26及低压侧驱动部27、乃至MOSFET模块21具有与该信号相应地使MOSFET模块21的输入至输出为止的信号传送时间变化的功能而作为动作模式。图2是用于对动作模式进行说明的时序图。在未执行动作模式的情况下，如图2的虚线所示，IGBT模块11及MOSFET模块21接通的定时大致相同，IGBT模块11及MOSFET模块21断开的定时大致相同。与此相对，在执行了动作模式的情况下，如图2的实线所示，在IGBT模块11接通之后，MOSFET模块21接通，在MOSFET模块21断开之后，IGBT模块11断开。这样，本实施方式1涉及的半导体装置能够选择性地执行将IGBT模块11的通断的定时和MOSFET模块21的通断的定时错开的动作模式。根据上述本实施方式1涉及的半导体装置，能够抑制在IGBT12未接通的情况下MOSFET22接通这一情况。由此，能够抑制MOSFET22的芯片尺寸，因此能够抑制半导体装置的尺寸及成本。另外，仅输入向输入引脚28传送的信号，就能够降低所产生的损耗。此外，当在1个封装件内设置IGBT12及MOSFET22的情况下，能够缓和高压侧驱动部14、26或低压侧驱动部15、27与IGBT12的栅极或MOSFET22的基极之间的配线的限制以及主电流的导线键合区域的限制。因此，能够期待半导体装置的设计及控制的简化。并且，能够将IGBT模块11及MOSFET模块21设置于一个基板，因此也能够期待由基板通本文档来自技高网...

【技术保护点】
1.一种半导体装置，其具有：第1功率半导体模块，其包含第1功率半导体开关元件；以及第2功率半导体模块，其包含动作特性与所述第1功率半导体开关元件不同的第2功率半导体开关元件，该第2功率半导体模块与所述第1功率半导体模块并联连接，能够选择性地执行将所述第1功率半导体模块的通断的定时和所述第2功率半导体模块的通断的定时错开的动作模式。

【技术特征摘要】
2017.11.09 JP 2017-2160691.一种半导体装置，其具有：第1功率半导体模块，其包含第1功率半导体开关元件；以及第2功率半导体模块，其包含动作特性与所述第1功率半导体开关元件不同的第2功率半导体开关元件，该第2功率半导体模块与所述第1功率半导体模块并联连接，能够选择性地执行将所述第1功率半导体模块的通断的定时和所述第2功率半导体模块的通断的定时错开的动作模式。2.根据权利要求1所述的半导体装置，其中，所述第2功率半导体模块还包含输入引脚，向该输入引脚输入用于执行所述动作模式的信号。3.根据权利要求1所述的半导体装置，其中，所述第1功率半导体模块及所述第2功率半导体模块与来自控制电路的信号相应地选择性地执行所述动作模式，该控制电路对所述第1功率半导体模块及所述第2功率半导体模块进行控制。4.根据权利要求1至3中任一项所述的半导体装置，其中，就封装件尺寸或额定电流而言，所述第1功率半导体模块大于所述第2功率半导体模块，不存在与所述第2功率半导体模块接触的散热鳍片。5.根据权利要求1至4中任一项所述的半导体装置，其中，还具有基板，所述第2功率半导体模块平面安装于所述基板，所述第1功率半导体模...

【专利技术属性】
技术研发人员：酒井伸次，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本,JP