一种感知处理器NBTI效应延时的检测电路及其方法技术

本发明专利技术属于高性能处理器可靠性领域，涉及一种感知处理器NBTI效应延时的检测电路，包括老化探测模块及老化测量模块，其特征在于，所述老化探测模块的输入端与处理器关键路径的输出端连接，所述老化探测模块的输出端通过多路复用器与老化测量模块的输入端连接，所述老化测量模块的输出端输出处理器关键路径的延时量；本发明专利技术通过老化探测模块将处理器关键路径输出的信号翻转信息转换为脉冲信号，通过老化测量模块对该脉冲信号进行处理计算，测量出关键路径的延时量，能够准确的反映出处理器具体的老化状态，为防护提供细粒度的信息。

A Detection Circuit for NBTI Effect Delay of Perception Processor and Its Method

【技术实现步骤摘要】
一种感知处理器NBTI效应延时的检测电路及其方法
本专利技术涉及一种处理器检测电路及其方法，具体为一种感知处理器NBTI效应延时的检测电路及其方法，属于高性能处理器可靠性领域。
技术介绍
根据国际半导体技术蓝图预测，随着工艺尺寸的不断缩小，负偏置温度不稳定性（NBTI）引起的电路老化，将逐渐成为影响芯片可靠性与降低芯片使用寿命的关键因素。由于NBTI效应，PMOS的阈值电压ΔVTH可达+100mV，从而导致数据路径整体时延的增加、导致错误的发生。对于航空航天、汽车电子等系统中微处理，其生命周期极为漫长（多为10年以上）、工作环境更为恶劣，长时间的高温，高压，高负荷的工作，会加速处理器的老化，也给处理器的生命周期带来了严峻的挑战。微处理器电路设计工作中，在给定的环境条件和工作模式下，如何使电路中每条路径的NBTI退化量都能够被准确又快捷地计算出来，是一个十分关键的问题。所以，准确预测NBTI效应影响下的处理器组合逻辑延迟，对可靠性电路设计和电路关键路径选择分析意义重大。2007年，斯坦福大学的S.Mitra小组将Sensor电路内嵌入一个标准触发器中，该传感器电路利用延迟单元对时钟信号进行延迟，形成检测窗口，来监测上一级组合逻辑中输出的时延，其创新之处在于Sensor电路自身的抗老化性，但是复杂度太高，且监测窗口的大小不易控制。其后，有部分工作对其进行了改进，例如，2011年，J.Semio于提出了一种在线自适应的老化传感器预测电路，并采用反馈电路对监测功能进行整合，显著提高了其性能。该类方法的主要缺陷在于：老化Sensor只能判断电路老化是否已经导致故障的发生，不能度量电路的实际老化程度，无法为电路抗老化维护提供必要信息；无法具体检测出关键路径中的时序的余量，难以对处理器的可靠性设计提供细粒度的指导，此外，老化Sensor的大量使用，会增加电路负载，増大电路功耗，降低电路性能。
技术实现思路
本专利技术的目的是针对现有NBTI效应造成的处理器电路老化失效，进而导致电路延时的问题，提供一种感知处理器NBTI效应延时的检测电路及其方法，通过老化探测模块、与非门NAND3将处理器关键路径输出的信号翻转信息转换为脉冲信号，通过老化测量模块对该脉冲信号进行处理计算，测量出关键路径的延时量，能够准确的反映出处理器具体的老化状态，为防护提供细粒度的信息。为实现以上技术目的，本专利技术的技术方案是：一种感知处理器NBTI效应延时的检测电路，包括老化探测模块及老化测量模块，其特征在于，所述老化探测模块的输入端与处理器关键路径的输出端连接，所述老化探测模块的输出端通过多路复用器与老化测量模块的输入端连接，所述老化测量模块的输出端输出处理器关键路径的延时量。进一步地，所述老化探测模块包括主锁存器D1、从锁存器D2、从锁存器D3、反相器NOT1、反相器NOT2、与非门NAND1、与非门NAND2及非门NAND3，关键路径输出的信号翻转信息输入到主锁存器D1的输入D端，主锁存器D1的输出QM端分别与从锁存器D2的输入D端、反相器NOT1的输入端连接，主锁存器D1的输出QMN端与反相器NOT2的输入端连接，从锁存器D2的输出Q端与从锁存器D3的输入D端连接，从锁存器D3的输出QS端与反相器NOT1的输出端分别接入与非门NAND1的输入端，从锁存器D3的输出QSN端与反相器NOT2的输出端分别接入与非门NAND2的输入端，与非门NAND1的输出端PF和与非门NAND2的输出端PR分别接入一个多路复用器的输入端；所述多路复用器的输出端接入与非门NAND3的输入端，所述非门NAND3的输出端输出关键路径脉冲信号。进一步地，所述老化测量模块包括环形振荡器模块、延时线模块和N位计数器模块，所述延时线模块的输入端与非门NAND3的输出端连接，所述环形振荡器模块的输入端与延时线模块的输出端连接，所述环形振荡器模块和延时线模块的输出端均与N位计数器模块的输入端连接，所述N位计数器模块的输出端输出处理器关键路径的延时量。进一步地，所述环形振荡器模块由一个与非门和N个与门串联组成环形振荡回路，其中，与非门产生正反馈。进一步地，所述环形振荡器模块的振荡周期为TRO=Ntdelay，其中N是与门的个数，tdelay为门的传输延迟时间，通过改变电路中与门的个数可以改变电路的振荡周期。进一步地，所述延时线模块由多个非门串联组成，且延时线模块的频率大于环形振荡器模块的振荡频率。进一步地，所述N位计数器模块计算脉冲信号的延迟量，计算公式为：Pulsewidth=k*TRO+（N1-N2）*Tdelay，其中TRO为环形振荡器模块的周期，Tdelay为延时线模块的周期，k为N位计数器模块数到脉冲边沿的个数。进一步地，处理器包含多条关键路径，每条关键路径上均连接一个老化探测模块，每个老化探测模块均通过两个多路复用器与老化测量模块连接。进一步地，还包括控制模块，所述控制模块分别与老化探测模块、老化测量模块、多路复用器连接。为了进一步实现以上技术目的，本专利技术还提出一种检测NBTI效应电路延时的处理器检测方法，其特征是，包括如下步骤：步骤一：将处理器每条关键路径末端的触发器与一个老化探测模块连接，获得该关键路径的信号翻转信息；步骤二：将每个老化探测模块均与两个多路复用器连接，多路复用器接收老化探测模块输出的信息，并根据控制模块输出控制使能信号，判断输入哪一条路径中的信息，同时并输出该路径信息；步骤三：将该路径信息输入非门NAND3，通过非门NAND3将该路径信息转换为脉冲信号，并将该脉冲信号输出给老化测量模块；步骤四：将脉冲信号输入延时线模块，通过延时线模块将脉冲信息完整的传递到N位计数器模块，同时通过环形振荡器模块和N位计数器模块计算量化路径的延时时间。与传统感知NBTI效应电路延时的处理电路相比，本专利技术具有以下优点：（1）本专利技术利用使能信号控制老化探测模块的打开或关闭，使模块在不工作时处于关闭状态，能更好的降低整个电路的动态功耗，同时老化探测模块的结构简单，具有较低的面积与功耗的开销，可以方便地嵌入到处理器中；（2）本专利技术可以细粒度的测量出关键路径的延时信息，能够准确的反映出处理器具体的老化状态，为防护提供细粒度的信息；（3）本专利技术的环形振荡器模块与传统的环形振荡器相比，具有更加灵活的结构及频率调整，并且能够经电子设计自动化(EDA)软件综合后，得到对应的电路结构；（4）本专利技术的所有结构及模块全部为RTL级实现，能更好的与处理器的IP核一起综合。附图说明图1是本专利技术整体结构框图。图2是本专利技术中老化探测模块的电路原理图。图3是本专利技术中多路复用器与老化测量模块的架构图。图4是本专利技术中环形振荡器模块的电路原理图。图5是本专利技术中老化探测模块在处理器中所嵌入位置的结构示意图。图6是本专利技术老化探测模块的时序图。图7是本专利技术老化测量模块的时序图。附图标记说明：1-老化探测模块、2-老化测量模块、21-环形振荡器模块、22-延时线模块、23-N位计数器模块、3-多路复用器、4-控制模块。具体实施方式下面结合具体附图和实施例对本专利技术作进一步说明。实施例1：如附图1所示，本实施例1中一种感知处理器NBTI效应延时的检测电路，包括老化探测模块1及老化测量模块2，所述老化探测模块1的输入端与本文档来自技高网...

【技术保护点】
1.一种感知处理器NBTI效应延时的检测电路，包括老化探测模块（1）及老化测量模块（2），其特征在于，所述老化探测模块（1）的输入端与处理器关键路径的输出端连接，所述老化探测模块（1）的输出端通过两个多路复用器（3）与老化测量模块（2）的输入端连接，所述老化测量模块（2）的输出端输出处理器关键路径的延时量。

【技术特征摘要】
1.一种感知处理器NBTI效应延时的检测电路，包括老化探测模块（1）及老化测量模块（2），其特征在于，所述老化探测模块（1）的输入端与处理器关键路径的输出端连接，所述老化探测模块（1）的输出端通过两个多路复用器（3）与老化测量模块（2）的输入端连接，所述老化测量模块（2）的输出端输出处理器关键路径的延时量。2.根据权利要求1所述的一种感知处理器NBTI效应延时的检测电路，其特征在于：所述老化探测模块（1）包括主锁存器D1、从锁存器D2、从锁存器D3、反相器NOT1、反相器NOT2、与非门NAND1、与非门NAND2及与非门NAND3，关键路径输出的信号翻转信息输入到主锁存器D1的输入D端，主锁存器D1的输出QM端分别与从锁存器D2的输入D端、反相器NOT1的输入端连接，主锁存器D1的输出QMN端与反相器NOT2的输入端连接，从锁存器D2的输出Q端与从锁存器D3的输入D端连接，从锁存器D3的输出QS端与反相器NOT1的输出端分别接入与非门NAND1的输入端，从锁存器D3的输出QSN端与反相器NOT2的输出端分别接入与非门NAND2的输入端，与非门NAND1的输出端PF和与非门NAND2的输出端PR分别接入一个多路复用器（3）的输入端；所述多路复用器（3）的输出端接入与非门NAND3的输入端，所述非门NAND3的输出端输出关键路径脉冲信号。3.根据权利要求1所述的一种感知处理器NBTI效应延时的检测电路，其特征在于：所述老化测量模块（2）包括环形振荡器模块（21）、延时线模块（22）和N位计数器模块（23），所述延时线模块（22）的输入端与非门NAND3的输出端连接，所述环形振荡器模块（21）的输入端与延时线模块（22）的输出端连接，所述环形振荡器模块（21）和延时线模块（22）的输出端均与N位计数器模块（23）的输入端连接，所述N位计数器模块（23）的输出端输出处理器关键路径的延时量。4.根据权利要求3所述的一种感知处理器NBTI效应延时的检测电路，其特征在于：所述环形振荡器模块（21）由一个与非门和N个与门串联组成环形振荡回路，其中，与非门产生正反馈。5.根据权利要求4所述的一种感知处理器...

【专利技术属性】
技术研发人员：虞致国，刘帅，顾晓峰，魏敬和，
申请(专利权)人：江南大学，
类型：发明
国别省市：江苏,32