一种采用多埋层技术的双阱p型LDMOS制造技术

本发明专利技术公开了一种采用多埋层技术的双阱p型LDMOS，包括蓝宝石衬底层，所述蓝宝石衬底层上端面为深n阱层，不同深n阱层由二氧化硅深槽隔离隔断，所述深n阱层上端面设有高压p阱层，所述高压p阱层从下到上分别内设有n型埋层和p型埋层，所述高压p阱层通过漏极p‑缓冲带、p+掺杂层和钨金属通孔与漏极金属金电极相连，所述高压p阱层左侧设有n阱层，n阱层通过n+掺杂层与p+掺杂层同时由钨金属通孔与源极金属金电极相连，所述高压p阱层上端面由下至上分别铺设二氧化硅隔离层与多晶硅栅极，所述多晶硅栅极由二氧化硅隔离层上端面延申至n阱层上端面。本发明专利技术可以在不增加器件尺寸的基础上将器件的耐压值提高到700V以上，并且比导通阻小且不会弱化其他性能参数。

A Double-well p-type LDMOS with Multi-Buried Layer Technology

The invention discloses a double-well p-type LDMOS employing multi-buried layer technology, which comprises a sapphire substrate layer. The upper end of the sapphire substrate layer is a deep n-well layer, and the different deep n-well layers are separated by a silicon dioxide deep groove. The upper end of the deep n-well layer is provided with a high-pressure p-well layer. The high-pressure p-well layer is separately provided with a n-type buried layer and a p-type buried layer from the bottom to the top, and the high-pressure p-well layer passes through the drain pole p Buffer band, p+doping layer and tungsten metal through-hole are connected with the drain metal gold electrode. The left side of the high-voltage p-well layer is provided with n-well layer. The n-well layer is connected with the p+doping layer simultaneously by tungsten metal through-hole and the source metal gold electrode through the n+doping layer. The upper end face of the high-voltage p-well layer is respectively laid with silicon dioxide isolation layer and polycrystalline silicon gate from bottom to top, and the polycrystalline silicon gate is separately laid with silicon oxide isolation layer. The upper end extends to the upper end of the N-well layer. The device can increase the voltage withstanding value of the device to more than 700V without increasing the device size, and has smaller conduction resistance than the other performance parameters.

【技术实现步骤摘要】
一种采用多埋层技术的双阱p型LDMOS
本专利技术涉及半导体功率器件
，具体涉及一种采用多埋层技术的双阱p型LDMOS(高压横向扩散金属氧化物半导体场效应管)。
技术介绍
p型LDMOS由于漏极、源极和栅极都在芯片表面,易于通过内部连接与低压信号电路集成等优点，成为实现功率集成电路和高压集成电路的技术的关键。但是其衬底辅助耗尽效应加剧了器件固有的电荷非平衡问题，因此p型LDMOS的发展较低压场效应晶体管缓慢。因此研制可以消除衬底辅助耗尽效应的p型LDMOS将成为半导体功率器件
的研究热点。目前，在超大规模集成电路设计中，为了不断地提高集成度和器件速度，必须对器件的特征尺寸进一步减小。为防止单阱工艺中p沟道晶体管的击穿必须不断增加n型硅衬底的掺杂浓度，这导致了过大n沟道的源漏结电容，不利于高速电路的设计。与传统单阱工艺技术相比，双阱工艺将分别在两种阱中形成p型和n型沟道，这种设计方式带来的优点是两阱的杂志浓度能独立控制，从而避免了过中的掺杂而带来的不利影响，因此将双阱工艺应用于p型LDMOS的设计得到了广泛的研究。为了提高器件的耐压值，传统高压器件是通过增加漂移区的长度来实现的。这样做带来的问题就是增大了器件的比导通阻，影响器件的性能。因此寻找一种在不增加漂移区长度，同时又可以提高器件的耐压值的方法是研究高压器件的主要研究方向。然而多埋层作为新兴的一种半导体制造技术，因为其工艺制造方法简单，而成为解决器件耐压瓶颈的首选方式。
技术实现思路
为了解决现有技术中存在的问题，本专利技术提供一种采用多埋层技术的双阱p型LDMOS，解决现有技术中p型LDMOS的耐压值低、比导通电阻高的问题。本专利技术的技术方案是：一种采用多埋层技术的双阱p型LDMOS，包括蓝宝石衬底层，所述蓝宝石衬底层上端面为深n阱层，不同深n阱层由二氧化硅深槽隔离隔断，所述深n阱层上端面设有高压p阱层，所述高压p阱层从下到上分别内设有n型埋层和p型埋层，所述高压p阱层通过漏极p-缓冲带、p+掺杂层和钨金属通孔与漏极金属金电极相连，所述高压p阱层左侧设有n阱层，n阱层通过n+掺杂层与p+掺杂层同时由钨金属通孔与源极金属金电极相连，所述高压p阱层上端面由下至上分别铺设二氧化硅隔离层与多晶硅栅极，所述多晶硅栅极由二氧化硅隔离层上端面延申至n阱层上端面。所述深n阱层采用离子注入，注入大量磷离子形成。所述n型埋层采用离子注入，注入大量磷离子形成。所述n阱层和高压p阱层采用离子注入分别注入磷和硼离子形成。本专利技术的有益效果为：1、本专利技术提出一种采用多埋层技术的双阱p型LDMOS，可以在不增加器件尺寸的基础上将器件的耐压值提高到700V以上，并且比导通阻小且不会弱化其他性能参数；2、本专利技术可直接用于高压集成电路设计，并且可以作为功率输出器件使用；3、本专利技术利用TRIPLERESURFLDMOS技术，在考虑到成本和工艺技术的可行性上使器件的性能达到最好，功耗降到最低。附图说明图1本专利技术一种采用多埋层技术的双阱p型LDMOS结构示意图；图中：1.蓝宝石衬底；2.深n阱层；3.n阱层；4.高压p阱层；5.n型埋层；6.p型埋层；7.漏极p-缓冲带；8.第一p+掺杂层；9.第一钨金属通孔；10.漏极金属金电极；11.第二p+掺杂层；12.n+掺杂层；13.第二钨金属通孔；14.源极金属金电极；15.二氧化硅隔离层；16.多晶硅栅极；17.第三钨金属通孔；18.栅金属金电极；19.二氧化硅深槽隔离。具体实施方式下面结合附图对本专利技术作进一步详细说明。如图1所示本专利技术的一种采用多埋层技术的双阱p型LDMOS，包括有蓝宝石衬底层1，所述蓝宝石衬底层1上端面铺设深n阱层2，深n阱层2采用离子注入，注入大量的磷离子形成，所述深n阱层2中左右两侧分别设有n阱层3和高压p阱层4，其中，所述高压p阱层4中包含n型埋层5、p型埋层6、漏极p-缓冲带7和第一p+掺杂层8，所述n型埋层5采用离子注入磷离子形成，所述n阱层3和高压p阱层4是采用离子注入分别注入磷和硼离子形成，所述高压p阱层4通过漏极p-缓冲带7、第一p+掺杂层8和第一钨金属通孔9与漏极金属金电极10相连。所述n阱层内包含第二p+掺杂层11和n+掺杂层12，并通过第二p+掺杂层11、n+掺杂层12和第二钨金属通孔13与源极金属金电极14相连，所述高压p阱层4与n阱层3上端面由下至上分别铺设二氧化硅隔离层15与多晶硅栅极16并通过第三钨金属通孔17与栅金属金电极18，不同器件由二氧化硅深槽隔离19隔离。本实例所涉及的一种采用多埋层技术的双阱p型LDMOS，栅极击穿电压达到至少700V，单位长度比导通小于80mΩ/mm，单位面积栅电容约2fF/um2，阈值电压不高于3V，工作温度为-40℃～125℃。本实例在n型衬底生(上)实现，但在应用专利技术过程中，可以在p型衬底体系上实现相似结构，尽管已示出并描述了根据专利技术的基本原理和精神的情况下，可以对这些实例做(作)出改变，本专利技术的范围由权利要求书及其等同物限定。本文档来自技高网...

【技术保护点】
1.一种采用多埋层技术的双阱p型LDMOS，其特征在于，包括蓝宝石衬底层，所述蓝宝石衬底层上端面为深n阱层，不同深n阱层由二氧化硅深槽隔离隔断，所述深n阱层上端面设有高压p阱层，所述高压p阱层从下到上分别内设有n型埋层和p型埋层，所述高压p阱层通过漏极p‑缓冲带、p+掺杂层和钨金属通孔与漏极金属金电极相连，所述高压p阱层左侧设有n阱层，n阱层通过n+掺杂层与p+掺杂层同时由钨金属通孔与源极金属金电极相连，所述高压p阱层上端面由下至上分别铺设二氧化硅隔离层与多晶硅栅极，所述多晶硅栅极由二氧化硅隔离层上端面延申至n阱层上端面。

【技术特征摘要】
1.一种采用多埋层技术的双阱p型LDMOS，其特征在于，包括蓝宝石衬底层，所述蓝宝石衬底层上端面为深n阱层，不同深n阱层由二氧化硅深槽隔离隔断，所述深n阱层上端面设有高压p阱层，所述高压p阱层从下到上分别内设有n型埋层和p型埋层，所述高压p阱层通过漏极p-缓冲带、p+掺杂层和钨金属通孔与漏极金属金电极相连，所述高压p阱层左侧设有n阱层，n阱层通过n+掺杂层与p+掺杂层同时由钨金属通孔与源极金属金电极相连，所述高压p阱层上端面由下至上分别铺设...

【专利技术属性】
技术研发人员：梁继然，张叶，陈亮，
申请(专利权)人：天津大学，
类型：发明
国别省市：天津,12