一种基于以太网传输的FPGA幸运成像系统及方法技术方案

本发明专利技术涉及一种基于以太网传输的FPGA幸运成像系统及方法，属图像处理技术领域。本发明专利技术通过PC端的千兆以太网将图像数据发送到FPGA的以太网芯片，通过FIFO过渡，将所接收到图像数据保存到DDR3存储模块。随后FPGA从DDR3存储模块中读取出图像数据，并通过比较得出每一张图像的最大值，并将比较出的最大值保存。然后，通过将这些最大值排序从而找到效果最好的1%张图像。最后，将所得的这些图像配准叠加，得到一张人工合成的图像并将这张图像通过以太网芯片回传到上位机，同时通过VGA模块显示出来，方便观测。以上就是整个系统的传输和处理过程，整个处理过程相对于传统的幸运成像处理方法在速度上会有很大的提升。

【技术实现步骤摘要】
一种基于以太网传输的FPGA幸运成像系统及方法
本专利技术涉及一种基于以太网传输的FPGA幸运成像系统及方法，属于图像处理
和电子系统

技术介绍
千兆以太网是1997年提出，1998年获得批准的局域网通信规范。发展到如今，千兆以太网已经获得极大的普及。虽然万兆以太网的技术也已经成熟，但是目前就普及度而言远远不如千兆以太网。本设计采用千兆以太网也是考虑到在很多天文CCD相机上配备的都是千兆以太网接口。此外，千兆以太网的高速和全双工的特性也非常符合本设计的要求。在FPGA上实现以太网的收发技术也已十分成熟，准确的说，以太网是FPGA数据传输的主要方式之一。而在以太网的各种通信协议中，本系统选用了速度快且控制简单的UDP协议。幸运成像技术是为了解决大气噪声干扰而应运而生的一种事后处理技术。具体的是在一系列短曝光图像中选出少量高质量的图像，然后对这些图像进行配准和叠加的事后处理技术。通过这种技术处理出来的图像会更加清晰，方便观测，相较于使用天文望远镜来拍摄，费用低了很多。然而这种事后处理技术的缺陷是必须在对选定天文目标观测完成之后再对所得图像进行处理，这就使得天文学家无法知道关于所拍摄图像的实时信息，以至于不能及时发现观测过程中可能出现的问题，并做出快速决策。解决这一问题的办法是改进算法，增加硬件的处理能力，将幸运成像技术实时或准实时化。相较于传统的在PC上用matlab靠CPU做串行处理的方式而言，FPGA具有并行性和灵活性的特点，还能提供强大的并行计算能力和内存带宽。而当前，FPGA的主要应用领域之一就是图像处理。此外，本课题最大的突破是实现了半实时处理。若有需要，只要在本工程上稍加修改，将本来由PC发送到FPGA的图像数据变为把相机连接到FPGA上，将拍摄到的图像直接发送给FPGA进行处理，即可以实现实时处理。
技术实现思路
本专利技术要解决的技术问题是：本专利技术提供一种基于以太网传输的FPGA幸运成像系统及方法，用于解决现有PC机上利用MATLAB进行幸运成像处理速度慢、现有的FPGA幸运成像系统图像数据来源传输速度过慢、且不能实时处理的问题。本专利技术技术方案是：一种基于以太网传输的FPGA幸运成像系统，包括上位机、FPGA开发板、VGA显示器；FPGA开发板包括以太网模块、FIFO模块、DDR3写数据模块、DDR3读数据模块、DDR3存储模块、幸运成像算法处理模块、VGA显示模块；所述上位机用于通过千兆以太网的UDP协议发送图像到FPGA开发板的以太网模块；所述以太网模块用于接收上位机传送过来的图像数据后将数据传送给FIFO模块、且接收幸运成像算法处理模块处理后发送来的图像数据并回传给上位机；所述FIFO模块用于过渡以太网模块所发送过来的图像数据并发送给DDR3写数据模块；所述DDR3写数据模块用于接收从以太网模块通过FIFO模块传输过来的图像数据，并将这些数据保存到DDR3存储模块内；所述DDR3读数据模块用于将DDR3存储模块内的图像数据读取出来并发送给幸运成像算法处理模块进行处理；所述DDR3存储模块用于存储FIFO模块传输过来的图像数据；所述幸运成像算法处理模块用于接收DDR3存储模块内的图像并对其进行处理，选出像素值最大的前1%张图像并进行配准叠加后的高分辨率图像发送给VGA显示模块、以太网模块；所述VGA显示模块用于驱动VGA显示器对幸运成像算法处理模块处理后的高分辨率图像数据进行显示，VGA显示器用于对高分辨率图像数据进行显示。所述上位机采用有千兆以太网收发功能的PC或者具有以太网接口的相机；所述以太网模块采用RTL8211EG以太网PHY芯片。一种基于以太网传输的FPGA幸运成像方法，所述方法的具体步骤如下：Step1、首先上位机通过千兆以太网的UDP协议发送图像到FPGA开发板的以太网模块；Step2、以太网模块接收上位机传送过来的图像数据后将数据传送给FIFO模块；Step3、FIFO模块过渡以太网模块所发送过来的图像数据并发送给DDR3写数据模块；Step4、DDR3写数据模块接收从以太网模块通过FIFO模块传输过来的图像数据，并将这些数据保存到DDR3存储模块内；Step5、DDR3读数据模块将DDR3存储模块内的图像数据读取出来并发送给幸运成像算法处理模块进行处理；Step6、幸运成像算法处理模块接收DDR3存储模块内的图像并对其进行处理，选出像素值最大的前1%张图像并进行配准叠加后的高分辨率图像发送给以太网模块和VGA显示模块；Step7、以太网模块接收幸运成像算法处理模块处理后发送来的图像数据并回传给上位机；Step8、VGA显示模块驱动VGA显示器对幸运成像算法处理模块处理后的高分辨率图像数据进行显示。本专利技术的工作原理是：所述以太网模块由以太网接收模块和发送模块组成。其中，以太网接收模块如图3左侧所示，用于接收上位机发送过来的图像，并将图像借助FIFO模块保存到DDR3存储模块中。在接收过程中，以太网模块先接收前导码，若前导码正确，则继续接收目标的MAC地址，若MAC地址正确，再接收剩余的IPTYPE、虚拟包头、UDP端口号、以及数据包长。这些数据接收完毕后，包文中过来的数据就是真正的图像数据了，此时，本系统会将这些图像数据接收到FIFO模块内。以太网发送模块则是在整个幸运成像算法处理模块进行图像处理的过程结束后，将所得的结果发送到上位机。以太网的发送流程如图3右侧所示，先发送前导码再发送MAC地址、IPTYPE、虚拟包头、UDP端口号、数据包长和真正的图像数据（即处理结果）。所述DDR3存储模块，其功能是缓存以太网接收的全部图像数据，并在需要时，为选图模块和配准模块提供数据。所述以太网模块传给DDR3存储模块的数据必须要经过FIFO模块过渡到DDR3存储模块，因为通过千兆以太网的UDP协议发送的数据是以数据包的形式发送过去的。一个包里面的数据无法直接保存到DDR3存储模块内，以此，本系统采用FIFO模块起到一个过渡作用。所述DDR3存储模块，其意义在于为进行像素最大值的比较以及进行后续的处理提供数据；由于以太网的数据是通过数据包形式发送到FPGA核心板的，所以，比较最大值就不能在接收数据的过程中同时进行。综上所述，本系统要将数据先存到DDR3存储模块内再依次读出进行比较。所述上位机可以采用安装了以太网收发功能软件的PC，所述以太网模块，其功能是实现接收从上位机发送过来的图像数据，将数据通过FIFO模块发送给DDR3存储模块，并且在整个幸运成像算法处理模块完成后，将图像通过以太网模块回传给上位机。因此，该以太网模块又可以细分为接收和发送两个模块。所述幸运成像算法处理模块用于接收DDR3存储模块内的图像并对其进行处理，选出像素值最大的前1%张图像并进行配准叠加后的高分辨率图像发送给VGA显示模块、以太网模块。所述幸运成像算法处理模块由选图模块、配准模块和叠加模块三个模块组成，而在选图模块又细分成两个子模块，即最大灰度值求解模块以及最大灰度值排序模块。所述选图模块中的最大灰度值求解模块，其功能是将保存到DDR3内的图像读取出来，并逐个进行比较该图像的所有像素值，以找出每帧图像的最大灰度值并将其保存在片内RAM中供排序使用。在该模块处理过程中，要判断像素数据是本文档来自技高网...

【技术保护点】
1.一种基于以太网传输的FPGA幸运成像系统，其特征在于：包括上位机、FPGA开发板、VGA显示器；FPGA开发板包括以太网模块、FIFO模块、DDR3写数据模块、DDR3读数据模块、DDR3存储模块、幸运成像算法处理模块、VGA显示模块；所述上位机用于通过千兆以太网的UDP协议发送图像到FPGA开发板的以太网模块；所述以太网模块用于接收上位机传送过来的图像数据后将数据传送给FIFO模块、且接收幸运成像算法处理模块处理后发送来的图像数据并回传给上位机；所述FIFO模块用于过渡以太网模块所发送过来的图像数据并发送给DDR3写数据模块；所述DDR3写数据模块用于接收从以太网模块通过FIFO模块传输过来的图像数据，并将这些数据保存到DDR3存储模块内；所述DDR3读数据模块用于将DDR3存储模块内的图像数据读取出来并发送给幸运成像算法处理模块进行处理；所述DDR3存储模块用于存储FIFO模块传输过来的图像数据；所述幸运成像算法处理模块用于接收DDR3存储模块内的图像并对其进行处理，选出像素值最大的前1%张图像并进行配准叠加后的高分辨率图像发送给VGA显示模块、以太网模块；所述VGA显示模块用于驱动VGA显示器对幸运成像算法处理模块处理后的高分辨率图像数据进行显示，VGA显示器用于对高分辨率图像数据进行显示。...

【技术特征摘要】
1.一种基于以太网传输的FPGA幸运成像系统，其特征在于：包括上位机、FPGA开发板、VGA显示器；FPGA开发板包括以太网模块、FIFO模块、DDR3写数据模块、DDR3读数据模块、DDR3存储模块、幸运成像算法处理模块、VGA显示模块；所述上位机用于通过千兆以太网的UDP协议发送图像到FPGA开发板的以太网模块；所述以太网模块用于接收上位机传送过来的图像数据后将数据传送给FIFO模块、且接收幸运成像算法处理模块处理后发送来的图像数据并回传给上位机；所述FIFO模块用于过渡以太网模块所发送过来的图像数据并发送给DDR3写数据模块；所述DDR3写数据模块用于接收从以太网模块通过FIFO模块传输过来的图像数据，并将这些数据保存到DDR3存储模块内；所述DDR3读数据模块用于将DDR3存储模块内的图像数据读取出来并发送给幸运成像算法处理模块进行处理；所述DDR3存储模块用于存储FIFO模块传输过来的图像数据；所述幸运成像算法处理模块用于接收DDR3存储模块内的图像并对其进行处理，选出像素值最大的前1%张图像并进行配准叠加后的高分辨率图像发送给VGA显示模块、以太网模块；所述VGA显示模块用于驱动VGA显示器对幸运成像算法处理模块处理后的高分辨率图像数据进行显示，VGA显示器用于对高分辨率图像数据进...

【专利技术属性】
技术研发人员：李彬华，陈朕，何春，金建辉，
申请(专利权)人：昆明理工大学，
类型：发明
国别省市：云南,53