一种输出信号控制电路及控制方法技术

本发明专利技术揭露一种输出信号控制电路及控制方法，应用于液晶面板的驱动电路，驱动电路包括电平转换器。本发明专利技术可以通过总线控制模块调整输出信号的上升时间和下降时间。搭配不同的液晶屏时，可以根据瞬时峰值电流和充电效果等实际情况，调节电平转换器输出信号的上升时间和下降时间，从而调整瞬时峰值电流的大小。

【技术实现步骤摘要】
一种输出信号控制电路及控制方法
本专利技术涉及液晶显示
，尤其是涉及一种可以调整电平转换器输出信号的上升时间和下降时间的输出信号控制电路及控制方法。
技术介绍
随着光电与半导体技术的发展，面板显示器也得到了蓬勃发展。在诸多面板显示器中，具有高空间利用效率、低消耗功率、无辐射以及低电磁干扰等优越特性的TFT-LCD(ThinFilmTransistorLiquidCrystalDisplay，薄膜晶体管液晶显示器)，近来已成为市场的主流。GOA(GateDriveronArray，阵列基板行驱动)技术，是利用现有TFT-LCD阵列(Array)制程将栅极(Gate)行驱动电路制作在阵列基板上，实现对栅极逐行扫描的驱动方式的一项技术。由于GOA电路可直接制作于液晶面板周围，简化了制程工艺，而且还可降低产品成本，提高液晶面板的集成度，使面板趋向于更加薄型化。COF(ChipOnFilm，常称覆晶薄膜)，是将驱动IC固定于柔性线路板上的晶粒软膜构装技术。GOA技术因为其省略栅极(Gate)COF，成本相对COF技术较低，是目前常用的面板显示技术。电平转换器(LevelShifter)IC是GOA架构中不可缺少的IC，其输出信号CK为GOA架构中TFT充放电的控制信号。而输出信号CK上升时间/下降时间的快慢影响到液晶屏(Cell)内GOA架构中TFT充放电的瞬时峰值(peak)电流：输出信号CK上升时间/下降时间越快，瞬时峰值电流越大；输出信号CK上升时间/下降时间越慢，瞬时峰值电流越小。而瞬时峰值电流过大可能会引起Cell内TFT和线路被击穿，以及引起传导等问题；上升时间过慢则会造成充电不足。同一颗电平转换器IC搭配不同Cell时，由于不同Cell的电阻电容(RC)不同，以及输出信号CK在PCBA(PrintedCircuitBoard+Assembly，是一种焊接上电子元器件的线路板)上走线不同造成的RC不一样，从而对瞬时峰值电流的影响也不一样。因此，现有电平转换器输出信号的上升时间和下降时间可调方面有待改进和发展。
技术实现思路
本专利技术的目的在于，提供一种输出信号控制电路及控制方法，解决现有技术的不足，实现电平转换器输出信号的上升时间和下降时间可以调整。为实现上述目的，本专利技术提供了一种输出信号控制电路，应用于液晶面板的驱动电路，所述驱动电路包括电平转换器，所述电平转换器的输入端用于接收第一电压信号或第二电压信号；所述输出信号控制电路包括上升时间控制电阻阵列、下降时间控制电阻阵列以及总线控制模块；所述上升时间控制电阻阵列，包括至少两个并联的上升时间控制电阻，每一所述上升时间控制电阻均为一端电连接第一电压信号输入端，另一端通过一上升时间控制开关耦接至所述电平转换器的输出端，所有所述上升时间控制开关的控制端均电连接至所述总线控制模块的第一输出端；所述下降时间控制电阻阵列，包括至少两个并联的下降时间控制电阻，每一所述下降时间控制电阻均为一端通过一下降时间控制开关电连接第二电压信号输入端，另一端耦接至所述电平转换器的输出端，所有所述下降时间控制开关的控制端均电连接至所述总线控制模块的第二输出端；所述总线控制模块，输入端用于接收外部的时钟信号和数据信号，第一输出端用于输出上升时间控制信号控制所述上升时间控制电阻阵列中接入电路的上升时间控制电阻的数量，从而调整所述电平转换器的输出端的输出信号的上升时间，第二输出端用于输出下降时间控制信号控制所述下降时间控制电阻阵列中接入电路的下降时间控制电阻的数量，从而调整所述电平转换器的输出端的输出信号的下降时间。为实现上述目的，本专利技术还提供了一种输出信号控制方法，采用本专利技术所述的输出信号控制电路，所述输出信号控制电路耦接至电平转换器的输出端；所述方法包括以下步骤：通过所述总线控制模块接收外部的时钟信号和数据信号；通过所述总线控制模块输出上升时间控制信号控制所述上升时间控制电阻阵列中接入电路的上升时间控制电阻的数量，从而调整所述电平转换器的输出端的输出信号的上升时间；或者，通过所述总线控制模块输出下降时间控制信号控制所述下降时间控制电阻阵列中接入电路的下降时间控制电阻的数量，从而调整所述电平转换器的输出端的输出信号的下降时间。本专利技术的优点在于，本专利技术可以通过总线控制模块调整输出信号的上升时间和下降时间。搭配不同的液晶屏时，可以根据瞬时峰值电流和充电效果等实际情况，调节电平转换器输出信号的上升时间和下降时间，从而调整瞬时峰值电流的大小。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1，本专利技术所述的输出信号控制电路一实施例所示的架构示意图；图2，本专利技术所述的输出信号控制电路一实施例所示的电路图。具体实施方式下面详细描述本专利技术的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本专利技术，而不能理解为对本专利技术的限制。此外，本专利技术在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。本专利技术所述的输出信号控制电路应用于液晶面板的驱动电路，驱动电路包括电平转换器，电平转换器的输入端用于接收第一电压信号或第二电压信号；输出信号控制电路包括上升时间控制电阻阵列、下降时间控制电阻阵列以及总线控制模块。上升时间控制电阻阵列，包括至少两个并联的上升时间控制电阻，每一上升时间控制电阻均为一端电连接第一电压信号输入端，另一端通过一上升时间控制开关耦接至电平转换器的输出端，所有上升时间控制开关的控制端均电连接至总线控制模块的第一输出端。下降时间控制电阻阵列，包括至少两个并联的下降时间控制电阻，每一下降时间控制电阻均为一端通过一下降时间控制开关电连接第二电压信号输入端，另一端耦接至电平转换器的输出端，所有下降时间控制开关的控制端均电连接至总线控制模块的第二输出端。总线控制模块，输入端用于接收外部的时钟信号和数据信号，第一输出端用于输出上升时间控制信号控制上升时间控制电阻阵列中接入电路的上升时间控制电阻的数量，从而调整电平转换器的输出端的输出信号的上升时间，第二输出端用于输出下降时间控制信号控制下降时间控制电阻阵列中接入电路的下降时间控制电阻的数量，从而调整电平转换器的输出端的输出信号的下降时间。其中，第一电压信号输入端可以为高电平电压信号输入端，用于输入高电平电压信号；相应的，第二电压信号输入端为低电平电压信号输入端，用于输入低电平电压信号。优选的，输出信号控制电路与电平转换器可以集成在同一芯片内，也即把电平转换器IC做成内部可以通过总线控制模块(I2C)调整输出信号的上升时间和下降时间的IC。参考图1，本专利技术所述的输出信号控制电路一实施例所示的架构示意图；所述的输出信号控制电路，应用于液晶面板的驱动电路；输出信号控制电路包括上升时间控制电阻阵列101、下降时间控制电阻阵列102以及总线控制模块103。在本实施例中，驱动电路还本文档来自技高网...

【技术保护点】
1.一种输出信号控制电路，应用于液晶面板的驱动电路，所述驱动电路包括电平转换器，所述电平转换器的输入端用于接收第一电压信号或第二电压信号；其特征在于，所述输出信号控制电路包括上升时间控制电阻阵列、下降时间控制电阻阵列以及总线控制模块；所述上升时间控制电阻阵列，包括至少两个并联的上升时间控制电阻，每一所述上升时间控制电阻均为一端电连接第一电压信号输入端，另一端通过一上升时间控制开关耦接至所述电平转换器的输出端，所有所述上升时间控制开关的控制端均电连接至所述总线控制模块的第一输出端；所述下降时间控制电阻阵列，包括至少两个并联的下降时间控制电阻，每一所述下降时间控制电阻均为一端通过一下降时间控制开关电连接第二电压信号输入端，另一端耦接至所述电平转换器的输出端，所有所述下降时间控制开关的控制端均电连接至所述总线控制模块的第二输出端；所述总线控制模块，输入端用于接收外部的时钟信号和数据信号，第一输出端用于输出上升时间控制信号控制所述上升时间控制电阻阵列中接入电路的上升时间控制电阻的数量，从而调整所述电平转换器的输出端的输出信号的上升时间，第二输出端用于输出下降时间控制信号控制所述下降时间控制电阻阵列中接入电路的下降时间控制电阻的数量，从而调整所述电平转换器的输出端的输出信号的下降时间。...

【技术特征摘要】
1.一种输出信号控制电路，应用于液晶面板的驱动电路，所述驱动电路包括电平转换器，所述电平转换器的输入端用于接收第一电压信号或第二电压信号；其特征在于，所述输出信号控制电路包括上升时间控制电阻阵列、下降时间控制电阻阵列以及总线控制模块；所述上升时间控制电阻阵列，包括至少两个并联的上升时间控制电阻，每一所述上升时间控制电阻均为一端电连接第一电压信号输入端，另一端通过一上升时间控制开关耦接至所述电平转换器的输出端，所有所述上升时间控制开关的控制端均电连接至所述总线控制模块的第一输出端；所述下降时间控制电阻阵列，包括至少两个并联的下降时间控制电阻，每一所述下降时间控制电阻均为一端通过一下降时间控制开关电连接第二电压信号输入端，另一端耦接至所述电平转换器的输出端，所有所述下降时间控制开关的控制端均电连接至所述总线控制模块的第二输出端；所述总线控制模块，输入端用于接收外部的时钟信号和数据信号，第一输出端用于输出上升时间控制信号控制所述上升时间控制电阻阵列中接入电路的上升时间控制电阻的数量，从而调整所述电平转换器的输出端的输出信号的上升时间，第二输出端用于输出下降时间控制信号控制所述下降时间控制电阻阵列中接入电路的下降时间控制电阻的数量，从而调整所述电平转换器的输出端的输出信号的下降时间。2.如权利要求1所述的输出信号控制电路，其特征在于，所述上升时间控制电阻阵列包括三个并联的上升时间控制电阻；第一上升时间控制电阻一端通过第一上升时间控制开关电连接第一电压信号输入端，另一端耦接至所述电平转换器的输出端；第二上升时间控制电阻一端通过第二上升时间控制开关电连接第一电压信号输入端，另一端耦接至所述电平转换器的输出端；第三上升时间控制电阻一端通过第三上升时间控制开关电连接第一电压信号输入端，另一端耦接至所述电平转换器的输出端；所述第一上升时间控制开关、第二上升时间控制开关、第三上升时间控制开关的控制端均电连接至所述总线控制模块的第一输出端；所述总线控制模块根据接收到的外部的时钟信号和数据信号输出上升时间控制信号，当所输出的上升时间控制信号仅控制所述第一上升时间控制开关、第二上升时间控制开关、第三上升时间控制开关的其中之一闭合，使得相应的上升时间控制电阻接入电路时，所述电平转换器的输出端的输出信号的上升时间小于预设上升时间阈值，当所输出的上升时间控制信号控制所述第一上升时间控制开关、第二上升时间控制开关和第三上升时间控制开关均闭合，使得所述第一上升时间控制电阻、第二上升时间控制电阻和第三上升时间控制电阻均接入电路时，所述电平转换器的输出端的输出信号的上升时间大于预设上升时间阈值。3.如权利要求1所述的输出信号控制电路，其特征在于，所述下降时间控制电阻阵列包括三个并联的下降时间控制电阻；第一下降时间控制电阻一端通过第一下降时间控制开关电连接第二电压信号输入端，另一端耦接至所述电平转换器的输出端；第二下降时间控制电阻一端通过第二下降时间控制开关电连接第二电压信号输入端，另一端耦接至所述电平转换器的输出端；第三下降时间控制电阻一端通过第三下降时间控制开关电连接第二电压信号输入端，另一端耦接至所述电平转换器的输出端；所述第一下降时间控制开关、第二下降时间控制开关、第三下降时间控制开关...

【专利技术属性】
技术研发人员：李文芳，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东,44