处理芯片制造技术

本实用新型专利技术提供一种处理芯片，包括：壳体和封装在所述壳体内部的芯体；所述芯体至少包括用于对接收到的输入信号进行差分放大获得输出信号的第一处理路径和第二处理路径；其中，每个处理路径设置有用于连接至电源的电源端，所述电源端包括正向电源端和负向电源端；至少两个电源管脚和与所述电源管脚相邻的闲置管脚设置在所述壳体上；其中，所有电源端连接至所述至少两个电源管脚，且每个电源管脚连接至少一个电源端。从而可以优化芯片管脚的排布和连接方式，减少处理芯片焊接时出现的短路情况，降低信道中正向信号和负向信号之间的干扰。

Processing chip

The utility model provides a processing chip, which comprises a housing and a core encapsulated in the housing; the core body includes at least a first processing path and a second processing path for differential amplification of received input signals to obtain output signals; each processing path is provided with a power terminal for connecting to a power source, and the power terminal comprises a forward power terminal and a second processing path for obtaining an output signal. Negative power supply terminal; at least two power supply pins and idle pins adjacent to the power supply pins are arranged on the housing; where all power supply terminals are connected to at least two power supply pins, and each power supply pin is connected to at least one power supply terminal. Thus, the arrangement and connection mode of chip pins can be optimized, the short circuit situation during chip welding can be reduced, and the interference between positive and negative signals in the channel can be reduced.

【技术实现步骤摘要】
处理芯片
本技术涉及集成电路
，尤其涉及一种处理芯片。
技术介绍
随着集成电路技术的发展，半导体晶片或者介质基片上可以制作越来越多的电子器件，通过将电子器件用布线进行连接，从而形成一个整体的模块电路，最后通过封装技术对模块电路进行封装，得到体积小、功耗低的集成电路。目前，对声频信号进行放大的电路也被各种处理芯片所替代。图1为现有的处理芯片的封装结构示意图，图2为处理芯片的内部电路原理示意图。如图1、图2所示，芯片内部电路的各个引脚分别与对应功能的封装管脚连接。其中，封装管脚27、封装管脚28分别与芯片内部的第一处理路径的正向电源端、负向电源端连接；封装管脚16、封装管脚15分别与芯片内部的第二处理路径的正向电源端、负向电源端连接。但是，这种封装管脚的连接和排布方式，容易造成芯片管脚焊接时出现短路的情况，甚至引起信道中正向信号和负向信号之间的干扰。
技术实现思路
本技术提供一种处理芯片，以优化芯片管脚的排布和连接方式，减少处理芯片焊接时出现的短路情况，降低信道中正向信号和负向信号之间的干扰。本技术实施例提供一种处理芯片，壳体和封装在所述壳体内部的芯体；所述芯体至少包括用于对接收到的输入信号进行差分放大获得输出信号的第一处理路径和第二处理路径；其中，每个处理路径设置有用于连接至电源的电源端，所述电源端包括正向电源端和负向电源端；至少两个电源管脚和与所述电源管脚相邻的闲置管脚设置在所述壳体上；其中，所有电源端连接至所述至少两个电源管脚，且每个电源管脚连接至少一个电源端。在一种可能的设计中，所述壳体设置有管脚组，管脚组与处理路径一一对应，每个管脚组包括电源管脚和相邻的闲置管脚。在一种可能的设计中，每个处理路径的正向电源端和负向电源端均连接至该处理路径对应的电源管脚；其中所有电源管脚相邻的封装管脚为闲置管脚。在一种可能的设计中，所述第一处理路径和第二处理路径中任一处理路径的正向电源端连接至所述任一处理路径对应的电源管脚，另一处理路径的正向电源端连接至所述任一处理路径的正向电源端；所述另一处理路径的负向电源端连接至所述另一处理路径对应的电源管脚，所述任一处理路径的负向电源端连接至所述另一处理路径的负向电源端；其中所有电源管脚相邻的封装管脚为闲置管脚。在一种可能的设计中，每个处理路径的正向电源端连接至该处理路径对应的电源管脚，处理路径的负向电源端连接至不同处理路径的正向电源端；其中所有电源管脚相邻的封装管脚为闲置管脚。在一种可能的设计中，每个处理路径的负向电源端连接至该处理路径对应的电源管脚，处理路径的正向电源端连接至不同处理路径的负向电源端；其中所有电源管脚相邻的封装管脚为闲置管脚。在一种可能的设计中，所述第一处理路径设置在所述第二处理路径的上方，每个处理路径的正向电源端位于该处理路径的负向电源端的上方。在一种可能的设计中，所述第一处理路径的正向电源端与所述第一处理路径对应的电源管脚对应设置，所述第一处理路径的负向电源端与所述第一处理路径对应的闲置管脚对应设置；所述第二处理路径的负向电源端与所述第二处理路径对应的电源管脚对应设置，所述第二处理路径的正向电源端与所述第二处理路径对应的闲置管脚对应设置。在一种可能的设计中，所述闲置管脚位于电源管脚和BSPL管脚之间。在一种可能的设计中，每个处理路径还对应有输入引脚；每个处理路径的输入引脚，用于接收该处理路径的输入信号；所述壳体设置有输入管脚，所述输入管脚与所有处理路径的输入引脚一一对应地设置和连接。在一种可能的设计中，每个处理路径还对应有输出引脚；每个处理路径的输出引脚，用于输出该处理路径的输出信号；所述壳体设置有输出管脚，所述输出管脚与所有处理路径的输入引脚一一对应地设置和连接。本技术提供的处理芯片，通过将芯体封装在壳体内部；所述芯体至少包括用于对接收到的输入信号进行差分放大获得输出信号的第一处理路径和第二处理路径；其中，每个处理路径设置有用于连接至电源的电源端，所述电源端包括正向电源端和负向电源端；至少两个电源管脚和与所述电源管脚相邻的闲置管脚设置在所述壳体上；其中，所有电源端连接至所述至少两个电源管脚，且每个电源管脚连接至少一个电源端。从而可以优化芯片管脚的排布和连接方式，减少处理芯片焊接时出现的短路情况，降低信道中正向信号和负向信号之间的干扰。本技术实施例还提供一种声频放大芯片，包括：芯片部件和封装部件，所述芯片部件封装在所述封装部件内部；其中，所述芯片部件至少包括第一信道电路和第二信道电路，每个信道电路的电源引脚包括正向信号电源引脚和负向信号电源引脚，所述电源引脚用于连接至电源；所述信道电路用于对接收到的输入信号进行差分放大获得输出信号；所述封装部件设置有多个封装管脚，所有电源引脚均设置有一一对应的封装管脚；其中，任一电源引脚的封装管脚为电源管脚，与该电源引脚相邻的电源引脚以及其它电源引脚的封装管脚均为闲置管脚；所述电源管脚连接至对应的电源引脚，所有闲置管脚对应的电源引脚均连接至该电源管脚。在一种可能的设计中，第一信道电路设置在所述第二信道电路的上方，每个信道电路的正向信号电源引脚位于该信道电路的负向信号电源引脚的上方。在一种可能的设计中，所述第一信道电路的正向信号电源引脚的封装管脚为电源管脚。在一种可能的设计中，所述电源管脚与所述闲置管脚集中分布设置在所述封装部件任一侧的最上端。在一种可能的设计中，所述第二信道电路的负向信号电源引脚的封装管脚为电源管脚。在一种可能的设计中，所述电源管脚与所述闲置管脚集中分布设置在所述封装部件任一侧的最下端。在一种可能的设计中，所述电源管脚位于所述多个封装管脚的边缘。在一种可能的设计中，所述闲置管脚位于所述电源管脚和BSPL管脚之间。在一种可能的设计中，每个信道电路还对应有输入引脚；每个信道电路的输入引脚，用于接收该信道电路的输入信号；所述封装部件设置有输入管脚，所述输入管脚与所有信道电路的输入引脚一一对应地设置和连接。在一种可能的设计中，每个信道电路还对应有输出引脚；每个信道电路的输出引脚，用于输出该信道电路的输出信号；所述封装部件设置有输出管脚，所述输出管脚与所有信道的输入引脚一一对应地设置和连接。本技术提供的声频放大芯片，通过将芯片部件第一信道电路（包括正向信号电源引脚和负向信号电源引脚）、第二信道电路的电源引脚（包括正向信号电源引脚和负向信号电源引脚）连接至电源；第一信道电路、第二信道电路用于对接收到的输入信号进行差分放大获得输出信号；所述芯片封装在封装部件内，所述封装部件设置有多个封装管脚，所述多个封装管脚与所有电源引脚一一对应设置；其中，任一电源引脚的封装管脚为电源管脚，与该电源引脚相邻的电源引脚以及其它电源引脚的封装管脚均为闲置管脚；所述电源管脚连接至对应的电源引脚，所有闲置管脚对应的电源引脚均连接至该电源管脚。从而可以优化芯片管脚的排布和连接方式，减少声频放大芯片焊接时出现的短路情况，降低信道中正向信号和负向信号之间的干扰。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根本文档来自技高网...

【技术保护点】
1.一种处理芯片，其特征在于，包括：壳体和封装在所述壳体内部的芯体；所述芯体至少包括用于对接收到的输入信号进行差分放大获得输出信号的第一处理路径和第二处理路径；其中，每个处理路径设置有用于连接至电源的电源端，所述电源端包括正向电源端和负向电源端；至少两个电源管脚和与所述电源管脚相邻的闲置管脚设置在所述壳体上；其中，所有电源端连接至所述至少两个电源管脚，且每个电源管脚连接至少一个电源端。

【技术特征摘要】
1.一种处理芯片，其特征在于，包括：壳体和封装在所述壳体内部的芯体；所述芯体至少包括用于对接收到的输入信号进行差分放大获得输出信号的第一处理路径和第二处理路径；其中，每个处理路径设置有用于连接至电源的电源端，所述电源端包括正向电源端和负向电源端；至少两个电源管脚和与所述电源管脚相邻的闲置管脚设置在所述壳体上；其中，所有电源端连接至所述至少两个电源管脚，且每个电源管脚连接至少一个电源端。2.根据权利要求1所述的处理芯片，其特征在于，所述壳体设置有管脚组，管脚组与处理路径一一对应，每个管脚组包括电源管脚和相邻的闲置管脚。3.根据权利要求2所述的处理芯片，其特征在于，每个处理路径的正向电源端和负向电源端均连接至该处理路径对应的电源管脚；其中所有电源管脚相邻的封装管脚为闲置管脚。4.根据权利要求2所述的处理芯片，其特征在于，所述第一处理路径和第二处理路径中任一处理路径的正向电源端连接至所述任一处理路径对应的电源管脚，另一处理路径的正向电源端连接至所述任一处理路径的正向电源端；所述另一处理路径的负向电源端连接至所述另一处理路径对应的电源管脚，所述任一处理路径的负向电源端连接至所述另一处理路径的负向电源端；其中所有电源管脚相邻的封装管脚为闲置管脚。5.根据权利要求2所述的处理芯片，其特征在于，每个处理路径的正向电源端连接至该处理路径对应的电源管脚，处理路径的负向电源端连接至不同处理路径的正向电源端；其中所有电源管脚相邻...

【专利技术属性】
技术研发人员：宋益伟，周涛，
申请(专利权)人：锐迪科微电子上海有限公司，
类型：新型
国别省市：上海,31