像素电路、显示基板制造技术

本发明专利技术提供一种像素电路、显示基板，属于像素电路技术领域，其可至少部分解决现有的像素电路容易受到串扰影响的问题。本发明专利技术的像素电路包括：发光单元，其用于在发光阶段发光；存储单元，其被构造成在发光阶段与第一电平端、驱动单元电连接，并根据第一电平端的电平向驱动单元提供驱动电平；驱动单元，其被构造成在发光阶段与第一电源端、发光单元、存储单元电连接，并根据所述驱动电平控制发光单元的发光亮度；补偿单元，其被构造成在发光阶段与存储单元、驱动单元电连接，并在第一电平端的电平跳变时降低所述驱动电平的变化程度。

Pixel Circuit and Display Substrate

The invention provides a pixel circuit and a display substrate, belonging to the technical field of the pixel circuit, which can at least partially solve the problem that the existing pixel circuit is vulnerable to crosstalk. The pixel circuit of the present invention includes: a light emitting unit for light emitting in the light emitting stage; a storage unit, which is constructed to electrically connect with the first level end and the driving unit at the light emitting stage, and provide the driving level to the driving unit according to the level of the first level end; a driving unit, which is constructed to electrically connect with the first power source end, the light emitting unit and the storage unit at the light emitting stage, and According to the driving level, the luminous brightness of the light-emitting unit is controlled; the compensation unit is constructed to electrically connect with the storage unit and the driving unit in the light-emitting stage, and to reduce the change degree of the driving level when the level at the first level jumps.

【技术实现步骤摘要】
像素电路、显示基板
本专利技术属于像素电路
，具体涉及一种像素电路、显示基板。
技术介绍
在显示面板(如有机发光二极管显示面板)中，因版图设计的限制，不同引线之间必然存在交叠，即存在寄生电容(耦合电容)。因此，当某引线中电平发生跳变时，会使其它引线中的电平也因感应而产生变化，从而对显示造成影响(串扰)。例如，在一种显示面板中，参考电平供给所有的像素单元，并用于在发光阶段维持存储电容一端的电平，以使存储电容另一端能向驱动晶体管的栅极提供稳定的驱动电平，让像素单元按照所需亮度稳定发光。该显示面板在显示如图1所示的画面(串扰测试画面)时，当由A区域扫描到B区域，以及由B区域扫描到C区域时，其中部的显示内容明显变化，故中部的数据线中的数据信号Vdata会发生跳变，并由此引起本应稳定的参考电平Vref也跳变(当然会迅速回归)，故此时处于发光阶段的其它像素单元会发生闪烁等，影响显示效果，即受到串扰影响。
技术实现思路
本专利技术至少部分解决现有的像素电路容易受到串扰影响的问题，提供一种可降低串扰影响的像素电路、显示基板。解决本专利技术技术问题所采用的技术方案是一种像素电路，包括：发光单元，其用于在发光阶段发光；存储单元，其被构造成在发光阶段与第一电平端、驱动单元电连接，并根据第一电平端的电平向驱动单元提供驱动电平；驱动单元，其被构造成在发光阶段与第一电源端、发光单元、存储单元电连接，并根据所述驱动电平控制发光单元的发光亮度；补偿单元，其被构造成在发光阶段与存储单元、驱动单元电连接，并在第一电平端的电平跳变时降低所述驱动电平的变化程度。优选的是，所述发光单元为有机发光二极管，在发光阶段其第二极与第二电源端电连接；所述驱动单元为驱动晶体管，在发光阶段其第一极与第一电源端电连接，第二极与有机发光二极管的第一极电连接；所述存储单元为存储电容，在发光阶段其第一极与第一电平端电连接，第二极与驱动晶体管的栅极电连接；所述补偿单元为补偿电容，在发光阶段其第一极与存储电容的第一极第二极电连接，第二极与驱动晶体管的第二极电连接。进一步优选的是，所述像素电路还包括：复位单元，其与复位端、第一电平端、第二电平端、存储电容第一极、存储电容第二极相连，用于根据复位端的电平将第一电平端和第二电平端的电平分别传输至存储电容的第一极和第二极；写入单元，其与栅线端、数据线端、存储电容第一极、存储电容第二极、驱动晶体管第二极相连，用于根据栅线端的电平将数据线端提供的数据信号写入存储电容；发光控制单元，其与控制端、第一电平端、存储电容的第一极、驱动晶体管的第二极、有机发光二极管的第一极相连，用于根据控制端的电平将第一电平端的电平引入存储电容的第一极，并使驱动晶体管的第二极与有机发光二极管的第一极电连接。进一步优选的是，所述复位单元包括第一晶体管和第二晶体管，其中，所述第一晶体管的栅极连接复位端，第一极连接第一电平端，第二极连接存储电容的第一极；所述第二晶体管的栅极连接复位端，第一极连接存储电容的第二极，第二极连接第二电平端。进一步优选的是，所述写入单元包括第三晶体管和第四晶体管，其中，所述第三晶体管的栅极连接栅线端，第一极连接存储电容的第一极，第二极连接数据线端；所述第四晶体管的栅极连接栅线端，第一极连接存储电容的第二极，第二极连接驱动晶体管的第二极。进一步优选的是，所述发光控制单元包括第五晶体管和第六晶体管，其中，所述第五晶体管的栅极连接控制端，第一极连接第一电平端，第二极连接存储电容的第一极；所述第六晶体管的栅极连接控制端，第一极连接驱动晶体管的第二极，第二极连接有机发光二极管的第一极。进一步优选的是，所述驱动晶体管为P型晶体管；所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管同时为P型晶体管或N型晶体管。解决本专利技术技术问题所采用的技术方案是一种显示基板，其包括：多个像素单元，每个像素单元中设有一个上述的像素电路；多条第一引线，每条第一引线与多个像素电路的第一电平端相连；多条与第一引线有交叠的第二引线。优选的是，所述第二引线为数据线。优选的是，所述显示基板还包括：基底，所述像素电路为具有存储电容和补偿电容的像素电路，且设于基底上；其中，所述存储电容的第一极为第一极片、第二极为第二极片，所述补偿电容的第一极为第三极片、第二极均为第四极片；所述第四极片为像素电路中与驱动晶体管的第二极相连的连接线。优选的是，所述第三极片与第一极片或第二极片同层设置且相互连接。优选的是，所述连接线由掺杂半导体层构成，所述掺杂半导体层与驱动晶体管的有源区同层设置且相互连接。本专利技术的像素电路中设有补偿单元，当第一电平端的电平跳变时，该补偿单元可降低驱动电平随其改变的程度，从而减小像素电路发光亮度的变化，即减小串扰的影响，改善显示质量。附图说明图1为像素电路产生串扰的原理示意图；图2为本专利技术的实施例的一种像素电路的电路图；图3为本专利技术的实施例的另一种像素电路的电路图；图4为本专利技术的实施例的一种像素电路驱动时序图；图5为本专利技术的实施例的一种阵列基板中存储电容和补偿电容处局部剖面结构示意图；图6为本专利技术的实施例的另一种阵列基板中存储电容和补偿电容处局部剖面结构示意图；其中，附图标记为：11、第一极片；12、第二极片；13、第三极片；14、第四极片；21、有源区；3、连接线；9、基底；Cst、存储电容；Cco、补偿电容；T0、驱动晶体管；T1、第一晶体管；T2、第二晶体管；T3、第三晶体管；T4、第四晶体管；T5、第五晶体管；T6、第六晶体管；VREF、第一电平端；VINT、第二电平端；RESET、复位端；GATE、栅线端；DATA、数据线端；EM、控制端；VDD、第一电源端；VSS、第二电源端；OLED、有机发光二极管。具体实施方式为使本领域技术人员更好地理解本专利技术的技术方案，下面结合附图和具体实施方式对本专利技术作进一步详细描述。在本专利技术中，两结构“同层设置”是指二者是由同一个材料层经构图工艺后形成的，故它们在层叠关系上处于相同层中，但并不代表它们与基底间的距离必然相等。实施例1：如图2至图4所示，本实施例提供一种像素电路，包括：发光单元，其用于在发光阶段发光；存储单元，其被构造成在发光阶段其与第一电平端VREF、驱动单元电连接，并根据第一电平端VREF的电平向驱动单元提供驱动电平；驱动单元，其被构造成在发光阶段其与第一电源端VDD、发光单元、存储单元电连接，并根据驱动电平控制发光单元的发光亮度；补偿单元，其被构造成在发光阶段其与存储单元、驱动单元电连接，并在第一电平端VREF的电平跳变时降低驱动电平的变化程度。像素电路中，发光单元的发光亮度由存储单元提供的驱动电平控制，而存储单元与第一电平端VREF电连接，故当第一电平端VREF的电平因串扰等发生跳变时，可能引起驱动电平的变化，即造成发光单元的发光亮度变化(串扰)，影响显示效果。本实施例的像素电路中设有补偿单元，当第一电平端VREF的电平跳变时，该补偿单元可降低驱动电平随其改变的程度，从而减小像素电路发光亮度的变化，即减小串扰的影响，改善显示质量。优选的，发光单元为有机发光二极管OLED，在发光阶段其第二极与第二电源端VSS电连接；驱动单元为驱动晶体管T0，在发光阶段其第一极与第一电源端VDD电连接，第本文档来自技高网...

【技术保护点】
1.一种像素电路，包括：发光单元，其用于在发光阶段发光；存储单元，其被构造成在发光阶段与第一电平端、驱动单元电连接，并根据第一电平端的电平向驱动单元提供驱动电平；驱动单元，其被构造成在发光阶段与第一电源端、发光单元、存储单元电连接，并根据所述驱动电平控制发光单元的发光亮度；其特征在于，所述像素电路还包括：补偿单元，其被构造成在发光阶段与存储单元、驱动单元电连接，并在第一电平端的电平跳变时降低所述驱动电平的变化程度。

【技术特征摘要】
1.一种像素电路，包括：发光单元，其用于在发光阶段发光；存储单元，其被构造成在发光阶段与第一电平端、驱动单元电连接，并根据第一电平端的电平向驱动单元提供驱动电平；驱动单元，其被构造成在发光阶段与第一电源端、发光单元、存储单元电连接，并根据所述驱动电平控制发光单元的发光亮度；其特征在于，所述像素电路还包括：补偿单元，其被构造成在发光阶段与存储单元、驱动单元电连接，并在第一电平端的电平跳变时降低所述驱动电平的变化程度。2.根据权利要求1所述的像素电路，其特征在于，所述发光单元为有机发光二极管，在发光阶段其第二极与第二电源端电连接；所述驱动单元为驱动晶体管，在发光阶段其第一极与第一电源端电连接，第二极与有机发光二极管的第一极电连接；所述存储单元为存储电容，在发光阶段其第一极与第一电平端电连接，第二极与驱动晶体管的栅极电连接；所述补偿单元为补偿电容，在发光阶段其第一极与存储电容的第一极或第二极电连接，第二极与驱动晶体管的第二极电连接。3.根据权利要求2所述的像素电路，其特征在于，所述像素电路还包括：复位单元，其与复位端、第一电平端、第二电平端、存储电容第一极、存储电容第二极相连，用于根据复位端的电平将第一电平端和第二电平端的电平分别传输至存储电容的第一极和第二极；写入单元，其与栅线端、数据线端、存储电容第一极、存储电容第二极、驱动晶体管第二极相连，用于根据栅线端的电平将数据线端提供的数据信号写入存储电容；发光控制单元，其与控制端、第一电平端、存储电容的第一极、驱动晶体管的第二极、有机发光二极管的第一极相连，用于根据控制端的电平将第一电平端的电平引入存储电容的第一极，并使驱动晶体管的第二极与有机发光二极管的第一极电连接。4.根据权利要求3所述的像素电路，其特征在于，所述复位单元包括第一晶体管和第二晶体管，其中，所述第一晶体管的栅极连接复位端，第一极连接第一电平端，第二极连接存储电容...

【专利技术属性】
技术研发人员：玄明花，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11