电源保护电路制造技术

一实施方式的电源保护电路包含被供给第1电压的第1焊垫、被供给不同于第1电压的第2电压的第2焊垫、第1及第2晶体管以及开关电路。第1晶体管包含电连接在第1焊垫的第1端、电连接在第1节点的第2端及背栅极和电连接在第2节点的栅极。第2晶体管包含电连接在第1节点的第1端和电连接在第2焊垫的第2端及背栅极。开关电路在第2晶体管的栅极被输入第1逻辑信号的情况下，将第2节点与第1焊垫电连接，在第2晶体管的栅极被输入具有与第1逻辑信号互为反相的逻辑电平的第2逻辑信号的情况下，将第2节点从第1焊垫电切断并与所述第1节点电连接。

Power Protection Circuit

The power protection circuit of the first embodiment includes the first welding pad supplied with the first voltage, the second welding pad supplied with the second voltage different from the first voltage, the first and second transistors and the switching circuit. The first transistor comprises a first end electrically connected to the first welding pad, a second end electrically connected to the first node and a back gate electrically connected to the second node. The second transistor consists of a first end electrically connected to the first node and a second end electrically connected to the second pad and a back gate. When the gate of the second transistor is input to the first logic signal, the switch circuit electrically connects the second node to the first welding pad. When the gate of the second transistor is input with the second logic signal having the logic level opposite to the first logic signal, the second node is electrically cut off from the first welding pad and connected to the first node.

【技术实现步骤摘要】
电源保护电路[相关申请案]本申请案享有以日本专利申请案2017-127992号(申请日：2017年6月29日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的所有内容。
实施方式涉及一种电源保护电路。
技术介绍
已知有保护半导体装置的电源不受电涌损伤的电源保护电路。
技术实现思路
实施方式提供一种能够减少电源保护电路中流动的漏电流的电源保护电路。实施方式的电源保护电路包含第1焊垫、第2焊垫、第1晶体管、第2晶体管、开关电路。所述第1焊垫被供给第1电压。所述第2焊垫被供给不同于所述第1电压的第2电压。所述第1晶体管包含电连接在所述第1焊垫的第1端、电连接在第1节点的第2端及背栅极和电连接在第2节点的栅极。所述第2晶体管包含电连接在所述第1节点的第1端和电连接在所述第2焊垫的第2端及背栅极。所述开关电路是当所述第2晶体管的栅极被输入第1逻辑信号时，将所述第2节点与所述第1焊垫电连接，当所述第2晶体管的栅极被输入具有与所述第1逻辑信号互为反相的逻辑电平的第2逻辑信号时，将所述第2节点从所述第1焊垫电切断并与所述第1节点电连接。附图说明图1是用来对第1实施方式的半导体装置的构成进行说明的框图。图2是用来对第1实施方式的半导体装置的电源保护电路的构成进行说明的电路图。图3是用来对第1实施方式的半导体装置的电源保护电路的动作进行说明的时序图。图4是用来对比较例的半导体装置的电源保护电路的构成进行说明的电路图。图5是用来对第1实施方式的效果进行说明的图表。图6是用来对第1实施方式的效果进行说明的图表。图7是用来对第1实施方式的第1变化例的半导体装置的电源保护电路的构成进行说明的电路图。图8是用来对第1实施方式的第2变化例的半导体装置的电源保护电路的构成进行说明的电路图。图9是用来对第1实施方式的第2变化例的半导体装置的电源保护电路的构成进行说明的电路图。图10是用来对第1实施方式的第2变化例的半导体装置的电源保护电路的构成进行说明的电路图。图11是用来对第1实施方式的第3变化例的半导体装置的电源保护电路的构成进行说明的电路图。图12是用来对第1实施方式的第3变化例的半导体装置的电源保护电路的动作进行说明的时序图。图13是用来对第2实施方式的半导体装置的电源保护电路的构成进行说明的电路图。图14是用来对第2实施方式的半导体装置的电源保护电路的动作进行说明的时序图。图15是用来对第2实施方式的第1变化例的半导体装置的电源保护电路的构成进行说明的电路图。图16是用来对第2实施方式的第2变化例的半导体装置的电源保护电路的构成进行说明的电路图。图17是用来对第2实施方式的第2变化例的半导体装置的电源保护电路的构成进行说明的电路图。图18是用来对第2实施方式的第2变化例的半导体装置的电源保护电路的构成进行说明的电路图。图19是用来对第2实施方式的第3变化例的半导体装置的电源保护电路的构成进行说明的电路图。图20是用来对第2实施方式的第3变化例的半导体装置的电源保护电路的动作进行说明的时序图。具体实施方式以下，参照附图对实施方式进行说明。此外，在以下的说明中，对具有相同功能及构成的构成要素标注共同的参照符号。1.第1实施方式对第1实施方式的电源保护电路进行说明。1.1关于构成首先，对包含第1实施方式的电源保护电路的半导体装置的构成进行说明。1.1.1关于半导体装置的构成图1是表示第1实施方式的半导体装置的构成的一例的框图。半导体装置1例如包含半导体芯片，该半导体芯片对来自未图示的外部机器的输入信号执行特定处理，并将输出信号输出。半导体装置1例如与外部机器进行信号I/O(Input/Output，输入/输出)的通信。信号I/O是在半导体装置1与外部机器之间被收发的数据实体，包含输入信号及输出信号。另外，对半导体装置10供给各种电压。供给到半导体装置10的电压例如包含电压VDD及VSS。电压VDD是用来驱动半导体装置10的基准电压，例如为1.8V。电压VSS为接地电压，小于电压VDD。电压VSS例如为0V。半导体装置1包含焊垫群11、接口电路12、电源保护电路13及内部电路14。焊垫群11包含电压供给用焊垫P1及P2。焊垫P1及P2分别与电源保护电路13共有电压VDD及VSS。此外，在图1的例子中，将焊垫P1及P2各自表示为1个功能区块，但并不限定于此，也可以设置多个焊垫P1及P2。当焊垫P1及P2各自在1个芯片内设置着多个时，该多个焊垫P1及P2可分散布局在芯片内的多个部位。另外，焊垫群11例如包含信号收发用焊垫P3。焊垫P3将从外部机器接收到的输入信号传送到接口电路12。另外，焊垫P3将从接口电路12接收到的信号作为输出信号输出到半导体装置10的外部。接口电路12当从焊垫P3接收到输入信号作为信号I/O时，将该输入信号发送到内部电路14。另外，接口电路12当从内部电路14接收到输出信号时，经由焊垫P3而将该输出信号输出到外部。电源保护电路13与接口电路12共有电压VDD。电源保护电路13例如具有与接口电路12共有电压VDD的功能，该电压VDD是基于电压VDD及VSS在电压VDD产生电涌时降低了因该电涌造成的影响的电压。关于电源保护电路13的详细情况将于下文叙述。此外，例如在焊垫P1及P2各自设置着多个的情况下，电源保护电路13与该多个焊垫P1及P2在芯片内的布局相对应地设置多个。内部电路14是具有进行半导体装置1的具体处理的功能构成的电路。内部电路14当从接口电路12接收到信号时，执行特定处理，并产生输出信号作为该特定处理的结果。1.1.2关于电源保护电路的构成接下来，使用图2，对第1实施方式的半导体装置的电源保护电路的构成进行说明。如图2所示，电源保护电路13包含晶体管Tr1、Tr2及Tr3、电阻R1及R2、电容器C1、以及反相器INV1、INV2及INV3。晶体管Tr1例如为具有p信道极性的MOS(MetalOxideSemiconductor，金属氧化物半导体)晶体管。晶体管Tr2及Tr3例如为具有n信道极性的MOS晶体管。晶体管Tr1～Tr3、电阻R1及R2、电容器C1、以及反相器INV1～INV3能够作为RCT(ResistanceCapacitorTriggered，电阻电容触发)MOS电路而发挥功能。如上所述，对电源保护电路13，分别经由焊垫P1及P2而供给电压VDD及VSS。电阻R1的第1端连接在焊垫P1，第2端连接在节点N1。电容器C1的第1端连接在节点N1，第2端连接在焊垫P2。电阻R1及电容器C1作为RC(resistorcapacitor，电阻电容)计时器而发挥功能，基于根据各自的电阻值及电容决定的时间常数而进行动作。具体来说，节点N1的电压是伴随基于该时间常数的时间延迟而追随于焊垫P1的电压变动。反相器INV1及INV2在节点N1及N2之间串联连接。具体来说，反相器INV1的输入端连接在节点N1，输出端连接在反相器INV2的输入端。反相器INV2的输出端连接在节点N2。反相器INV3的输入端连接在节点N2，输出端连接在晶体管Tr3的栅极。反相器INV1～INV3也可以构成为例如输出与焊垫P1及P2的电位差相应的值的信号。晶体管Tr1的第1端及背栅极连接在焊垫P1，第2端连接本文档来自技高网...

【技术保护点】
1.一种电源保护电路，其特征在于包括：第1焊垫，被供给第1电压；第2焊垫，被供给不同于所述第1电压的第2电压；第1晶体管，包含电连接在所述第1焊垫的第1端、电连接在第1节点的第2端及背栅极和电连接在第2节点的栅极；第2晶体管，包含电连接在所述第1节点的第1端和电连接在所述第2焊垫的第2端及背栅极；以及开关电路，当所述第2晶体管的栅极被输入第1逻辑信号时，将所述第2节点与所述第1焊垫电连接，当所述第2晶体管的栅极被输入具有与所述第1逻辑信号互为反相的逻辑电平的第2逻辑信号时，将所述第2节点从所述第1焊垫电切断并与所述第1节点电连接。

【技术特征摘要】
2017.06.29 JP 2017-1279921.一种电源保护电路，其特征在于包括：第1焊垫，被供给第1电压；第2焊垫，被供给不同于所述第1电压的第2电压；第1晶体管，包含电连接在所述第1焊垫的第1端、电连接在第1节点的第2端及背栅极和电连接在第2节点的栅极；第2晶体管，包含电连接在所述第1节点的第1端和电连接在所述第2焊垫的第2端及背栅极；以及开关电路，当所述第2晶体管的栅极被输入第1逻辑信号时，将所述第2节点与所述第1焊垫电连接，当所述第2晶体管的栅极被输入具有与所述第1逻辑信号互为反相的逻辑电平的第2逻辑信号时，将所述第2节点从所述第1焊垫电切断并与所述第1节点电连接。2.根据权利要求1所述的电源保护电路，其特征在于：所述第1晶体管及所述第2晶体管具有相同极性。3.根据权利要求2所述的电源保护电路，其特征在于：所述开关电路包含第3晶体管，所述第3晶体管包含电连接在所述第1焊垫的第1端和电连接在所述第2节点的第2端，且具有与所述第1晶体管及所述第2晶体管互不相同的极性。4.根据权利要求3所述的电源保护电路，其特征在于：对所述第3晶体管的栅极输入与被输入到所述第2晶体管的栅极的逻辑信号互为反相的逻辑信号。5.根据权利要求4所述的电源保护电路，其特征在于：所述开关电路还包含第1电阻，所述第1电阻包含电连接在所述第1节点的第1端和电连接在所述第2节点的第2端。6.根据权利要求4所述的电源保护电路，其特征在于：所述开关电路还包含第4晶体管，所述第4晶体管包含电连接在所述第1节点的第1端、电连接在所述第2节点的第2端和电连接在所述第3晶体管栅极的栅极。7.根据权利要求6所述的电源保护电路，其特征在于：所述第4晶体管具有与所述第3晶体管互不相同的极性。8.根据权利要求1所述的电源保护电路，其特征在于：所述第1电压大于所述第2电压。9.根据权利要求1所述的电源保护电路，其特征在于：所述第1电压小于所述第2电压。10...

【专利技术属性】
技术研发人员：渡边健太郎，
申请(专利权)人：株式会社东芝，东芝电子元件及存储装置株式会社，
类型：发明
国别省市：日本,JP