一种基于多比特数字信号的数模转换电路制造技术

本发明专利技术公开了一种基于多比特数字信号的数模转换电路。该电路主要包含了单比特数字Sigma‑Delta调制器，半数字滤波器，有源低通滤波器和输出缓冲器。输入的多比特数字信号首先通过一个单比特Sigma‑Delta调制器转换为单比特数字信号。接着通过一个半数字滤波器将单比特数字信号转换为模拟信号。然后通过一个有源低通模拟滤波器对其进行滤波，有效滤除了高频噪声。最后通过一个缓冲器，提高了输出以及带负载的能力。本发明专利技术提出的数模转换电路相较于传统的基于开关电容滤波器的数模转换电路对电路中的时钟抖动更加不敏感，有效提高了信号的信噪比；另外整个电路的硬件实现所需的元器件较少，成本较低。

A Digital-to-Analog Conversion Circuit Based on Multi-Bit Digital Signal

The invention discloses a digital-to-analog conversion circuit based on multi-bit digital signal. The circuit mainly includes single-bit digital Sigma Delta modulator, semi-digital filter, active low-pass filter and output buffer. The input multi-bit digital signal is first converted into a single-bit digital signal through a single-bit Sigma Delta modulator. Then, a semi-digital filter is used to convert a single-bit digital signal into an analog signal. Then an active low-pass analog filter is used to filter the high-frequency noise effectively. Finally, through a buffer, the output and load capacity are improved. Compared with the traditional digital-to-analog converting circuit based on switched capacitor filter, the proposed digital-to-analog converting circuit is more insensitive to clock jitter in the circuit and effectively improves the signal-to-noise ratio of the signal. In addition, the hardware implementation of the whole circuit requires fewer components and has lower cost.

【技术实现步骤摘要】
一种基于多比特数字信号的数模转换电路
本专利技术涉及信号处理领域，主要涉及及应用于多比特数字信号的数模转换。
技术介绍
在数模转换领域中，目前数模转换器的主要结构有R-2R倒T型电阻网络数模转换、加权电阻网络数模转换、加权电流数模转换，Sigma-Delta数模转换等。其中由于Sigma-Delta数模转换器仅需要1比特量化，就能实现极高的信噪比，因此成为目前热门的研究方向。对于单比特Sigma-Delta数模转换器而言，其输出信号的时域波形在理想情况下是矩形脉冲信号，这意味着该信号的高频噪声能量是远大于基带内信号的能量，这种信号对后端模拟电路，特别是放大器的压摆率提出了极高要求，并且实际上目前现有放大器的压摆率是无论如何不能满足其要求的，这将不可避免的导致噪声的产生。另一方面，Sigma-Delta数模转换器的实际输出波形不可能完全理想，如输出脉冲可能具有非对称性，这将导致信号的谐波产生。因此其后端电路通常采用开关电容滤波器结构，这是因为开关电容结构的数模转换不在信号的上升和下降时刻进行采样，这就有效的避免了上述两个问题。但是开关电容滤波器也有其自身的一些问题，首先该滤波器对时钟抖动极其敏感,因此为了达到较高的信噪比必须对时钟抖动加以控制。其次随着采样频率的增加，开关电容滤波器中所采用的电容的容值越来越小，这将使分布参数对电路的影响越来越大，这将限制Sigma-Delta数模转换器的过采样倍数，从而阻碍其性能的进一步提高。
技术实现思路
为了解决上述Sigma-Delta数模转换器存在的问题，本专利技术提供了一个种新的数模转换电路。该电路主要包含了：单比特Sigma-Delta调制器，用于将多比特数字信号转换为单比特数字信号；半数字滤波器，用于将单比特数字信号转换为模拟信号；有源低通滤波器，用于滤除模拟信号的高频噪声；缓冲器，用于提高带负载能力。单比特Sigma-Delta调制器进一步包括：该调制器的结构是单环五阶积分器级联结构，主要由五个积分器和各个结构系数所组成。半数字滤波器进一步包括：该滤波器主要由32个D触发器，32个反相器，电阻R1,R2,...,R66和一个运算放大器所构成。单比特数字信号首先通过32个D触发器得到32路不同的延时信号，该32路信号通过电阻R1,R2,...,R32实现模拟信号的累加，同时该32路信号通过32个反相器，再通过电阻R33,R34,...,R64实现模拟信号的累加，这就得到了两路差分信号。这两路差分信号最后通过一个由电阻R65,R66和运算放大器所构成的模拟减法电路就实现了双端转单端功能。有源低通滤波器进一步包括：该滤波器为4阶模拟低通滤波器，主要由两个运算放大器和4个RC网络(R68,C3；R69,C2；R70,C5；R71,C4)所构成。半数字滤波中的电阻电容进一步包括：R1,R2,...,R64大小为7.5kΩ，R65，R66大小为500Ω。有源低通滤波器中的电阻电容进一步包括：电阻R68大小为100kΩ，R69大小为1.15kΩ，R70大小为750Ω，R81大小为825Ω，电容C2大小为1.5nf，C3大小为2.2nf，C4大小为470pf，C5大小为3.3nf。本专利技术的有益效果是：由于采用了单环五阶积分器级联反馈式Sigma-Delta调制器，这就保证了多比特数字信号转换为单比特数字的时候，信号的精度几乎不会减小。另外通过测试发现，由于采用了半数字滤波器，该数模转换电路对时钟抖动的敏感性相较于传统的开关电容结构的数模转换电路更低。附图说明图1是本专利技术的数模转换电路结构图；图2是本专利技术的Sigma-Delta调制器的结构图；图3是调制器的信噪比测试图；图4是本专利技术的半数字滤波器的结构图；图5是本专利技术的后端电路的原理图；图6是不同时钟抖动下的电路性能的测试图。具体实施方式下面结合附图和具体实施例，进一步阐明本专利技术，应理解这些实施例仅用于说明本专利技术而不用于限制本专利技术的范围，在阅读了本专利技术之后，本领域技术人员对本专利技术的各种等价形式的修改均落于本申请所附权利要求所限定的范围。参照图1，该数模转换电路主要包含了数字单比特Sigma-Delta调制器，半数滤波器，有源低通滤波器和输出缓冲器。输入的多比特数字信号首先通过一个单比特Sigma-Delta调制器转换为单比特数字信号。接着通过一个半数字滤波器将单比特数字信号转换为模拟信号。然后通过一个有源低通模拟滤波器对其进行滤波，有效滤除了高频噪声。最后通过一个缓冲器，提高了输出以及带负载的能力。Sigma-Delta调制器的作用是将多比特数字信号转换为单比特数字信号，而在这转换的过程中会出现新的量化噪声，并叠加到原信号中，造成基带内信号精度的损失。但是只要保证调制器的性能足够好，那么新产生的量化噪声可以忽略不计。本专利技术采用了五阶积分器级联反馈式调制器，其结构如图2所示。调制器的性能与其信号传递函数和噪声传递函数有关，通常信号传递函数在信号基带内的增益为1，这就输入信号通过该调制器不会发生失真。而噪声传递函数是一个高通函数，将量化噪声推向了高频处，使得基带内的量化噪声尽可能的小。因此噪声传递函数的设计显得尤为重要。为了保证调制器的稳定性，一般要求噪声传递函数的带外增益是小于1.5。另外，通过对噪声的零极点进行优化可有效提高其性能，将零点展开可以提高减少信号基带内的量化噪声，将极点移近零点，可减少其带外增益，提高稳定性。最后经过设计优化出来的噪声传递函数为：调制器中的结构系数如下表1所示，由于其值是浮点数，因此需要对其进行定点化处理。小数定点化的乘法通过移位相加减来实现，同时采用正则有符号(canonicalsigneddigital,CSD)对其进行编码。表1调制器结构系数的CSD编码为了验证该调制器的性能用一幅度为0.5，频率为4134.375Hz，采样频率为22.5792MHz的正弦信号作为该调制器的输入。对调制器的输出信号加汉宁窗后作32768点快速傅里叶变化，得到如图3所示的调制器的测试图，在信号带宽20kHz内的噪声被抑制，大部分噪声被搬移到20kHz带宽之外，起到了良好的噪声整形效果，仿真的信噪比为208dB。如图4所示就是32阶半数字滤波器的结构图，该滤波器的传递函数为：H(z)＝h1z-1+h2z-2+…+h32z-32其中h1,h2,...,h32为该滤波器的系数，是通过模拟的方式实现的，延时元素z-1,z-2,...,z-32是通过数字的方式，即移位寄存器实现的。滤波器的输入信号为数字单比特信号(0/1),该数字信号通过一个32位的移位寄存器，从而实现了从串行数据到并行数据输出的转换。真正的D/A转换是发生在移位寄存器之后的，移位寄存器的输出数据通过乘上一个模拟系数来产生不同延时的加权模拟信号。最后将这些模拟信号相加得到连续时间的输出信号。并且在本文中，出于硬件电路实现可靠性的考虑，令hi＝1,i＝1,2,...,32如图5所示就是后端模拟电路的原理图。其中半数字滤波器主要由32个D触发器，32个反相器，电阻R1,R2,...,R66和一个运算放大器所构成。单比特数字信号首先通过32个D触发器得到32路不同的延时信号，该32路信号通过电阻R1,R2,...,R32实现模拟信号的累加，同时该32路信本文档来自技高网...

【技术保护点】
1.一种基于多比特数字信号的数模转换电路，其特征在于包含以下电路：单比特Sigma‑Delta调制器，用于将多比特数字信号转换为单比特数字信号；半数字滤波器，用于将单比特数字信号转换为模拟信号；有源低通滤波器，用于滤除模拟信号的高频噪声；缓冲器，用于提高带负载能力。

【技术特征摘要】
1.一种基于多比特数字信号的数模转换电路，其特征在于包含以下电路：单比特Sigma-Delta调制器，用于将多比特数字信号转换为单比特数字信号；半数字滤波器，用于将单比特数字信号转换为模拟信号；有源低通滤波器，用于滤除模拟信号的高频噪声；缓冲器，用于提高带负载能力。2.根据权利要求1所述的一种基于多比特数字信号的数模转换电路，所述的单比特Sigma-Delta调制器进一步包括：该调制器的结构是单环五阶积分器级联结构，主要由五个积分器和各个结构系数所组成。3.根据权利要求1所述的一种基于多比特数字信号的数模转换电路，所述的半数字滤波器进一步包括：该滤波器主要由32个D触发器，32个反相器，电阻R1,R2,…,R66和一个运算放大器所构成。单比特数字信号首先通过32个D触发器得到32路不同的延时信号，该32路信号通过电阻R1,R2,...,R32实现模拟信号的累加，同时该32路信号通过32个反相器，再通过电阻R33,R34,......

【专利技术属性】
技术研发人员：魏汇赞，薛文，陆锦辉，束锋，桂林卿，余海，
申请(专利权)人：南京理工大学，
类型：发明
国别省市：江苏,32