扩展包括库的标准单元组的方法和系统技术方案

本发明专利技术的实施例提供了扩展包括库的标准单元组的方法以及系统。一种方法(扩展包括库的标准单元组的方法，该库被存储在非暂时性计算机可读介质上)包括：在基本标准单元的循环特设组中选择一个组从而产生所选的组，使得所选的组中的各基本标准单元具有连接以表示相应的逻辑电路，每个基本标准单元均表示逻辑门，并且所选的组相应地提供所选的逻辑功能，该所选的逻辑功能可以相应地表示为所选的布尔表达式；生成对应于所选的组的一个或多个宏标准单元；以及将一个或多个宏标准单元添加至标准单元组从而由此扩展该标准单元组；并且，该方法的至少一个方面由计算机的处理器执行。

【技术实现步骤摘要】
扩展包括库的标准单元组的方法和系统
本专利技术的实施例总体涉及电子电路领域，更具体地，涉及扩展包括库的标准单元组的方法和系统。
技术介绍
逻辑门是实现基本布尔功能(也称为“布尔表达式”)的物理器件。逻辑门对一个或多个二进制输入(也称为“常量”)实施布尔功能并且产生单个二进制输出。通常，使用充当电子开关的晶体管来实现逻辑门。逻辑电路(也称为“复合门”)包括多个逻辑门并且实施复合布尔功能(也称为“混合布尔功能”、“复杂布尔功能”、“混合逻辑”等)。复合布尔功能包含多个基本布尔功能。
技术实现思路
根据本专利技术的一个方面，提供了一种扩展包括库的标准单元组的方法，所述库被存储在非暂时性计算机可读介质上，所述方法包括：在基本标准单元的循环特设组中选择一组从而产生所选的组，使得：所述所选的组中的各基本标准单元具有连接以表示相应的逻辑电路；每个基本标准单元均表示逻辑门；和所述所选的组相应地提供所选的逻辑功能，所述所选的逻辑功能可以相应地表达为所选的布尔表达式；对应于所述所选的组，生成一个或多个宏标准单元；以及将所述一个或多个宏标准单元添加至所述标准单元组从而扩展所述标准单元组；以及其中，所述方法的至少一个方面由计算机的处理器执行。根据本专利技术的另一个方面，提供了一种用于扩展包括库的标准单元组的系统，所述库被存储在非暂时性计算机可读介质上，所述系统包括：至少一个处理器；以及至少一个存储器，包括所述库和用于一个或多个程序的计算机程序代码；其中，所述至少一个存储器、所述计算机程序代码和所述至少一个处理器被配置为使得所述系统：在基本标准单元的循环特设组中选择一个组从而产生所选的组，使得：所述所选的组中的各基本标准单元具有连接以表示相应的逻辑电路；每个基本标准单元均表示逻辑门；和所述所选的组相应地提供所选的逻辑功能，所述逻辑功能可以相应地表示为所选的布尔表达式；对应于所述所选的组，生成一个或多个宏标准单元；根据参数组中的至少一个参数，将所述一个或多个宏标准单元中的每一个均配置为比所述所选的组更有效；和将所述一个或多个宏标准单元添加至所述标准单元组从而由此扩展所述标准单元组。根据本专利技术的又一个方面，提供了一种包括用于执行扩展包括库的标准单元组的方法的计算机可执行指令的计算机可读介质，所述库被存储在非暂时性计算机可读介质上，所述方法包括：在基本标准单元的循环特设组中选择一个组从而产生所选的组，使得：所述所选的组中的各基本标准单元具有连接以表示相应的逻辑电路；每个基本标准单元均表示逻辑门；和所述所选的组相应地提供所选的逻辑功能，所述所选的逻辑功能可以相应地表示为所选的布尔表达式；对所述所选的布尔表达式实施布尔最小化，从而产生最小化的布尔表达式；根据所述一个或多个宏标准单元将要进行的配置来选择晶体管工艺；用所选的晶体管工艺的晶体管来表示所述最小化的布尔表达式，所述表示包括以下内容中的至少一个：根据来自参数组中的至少一个参数来配置所述晶体管的一个或多个；或者根据所述至少一个参数来布置所述晶体管的一个或多个；以及将所述一个或多个宏标准单元添加至所述标准单元组从而由此扩展所述标准单元组。附图说明当结合附图进行阅读时，从以下详细描述可最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1A是根据本专利技术的至少一个实施例的半导体器件的框图。图1B是根据本专利技术的至少一个实施例的半导体器件的框图。图1C是根据本专利技术的至少一个实施例的半导体器件的框图。图1D是根据本专利技术的至少一个实施例的扩展包括库的标准单元组的方法的流程图。图1E是根据本专利技术的至少一个实施例的扩展包括库的标准单元组的方法的流程图。图2A是使能异或(使能XOR)(EXOR)功能的逻辑图，并且是可以应用图1D的方法的基本标准单元组的实例。图2B是根据本专利技术的至少一个实施例的图2A的逻辑图的使能XOR(EXOR)功能的真值表。图2C是根据本专利技术的至少一个实施例的提供使能XOR(EXOR)功能的逻辑电路的示意图。图2D是根据本专利技术的至少一个实施例的布局图。图3A是使能同或(使能XNR)(EXNR)功能的逻辑图，并且是可以应用图1D的方法的基本标准单元组的实例。图3B是根据本专利技术的至少一个实施例的图3A的逻辑图的使能XNR(EXNR)功能的真值表。图3C是根据本专利技术的至少一个实施例的提供使能XNR(EXNR)功能的逻辑电路的示意图。图3D是根据本专利技术的至少一个实施例的布局图。图4A是根据本专利技术的至少一个实施例的使能XOR(EXOR)功能的逻辑图。图4B是根据本专利技术的至少一个实施例的提供使能XOR(EXOR)功能的逻辑电路的示意图。图4C是根据本专利技术的至少一个实施例的布局图。图5A是根据本专利技术的至少一个实施例的使能XNR(EXNR)功能的逻辑图。图5B是根据本专利技术的至少一个实施例的提供使能XNR(EXNR)功能的逻辑电路的示意图。图5C是根据本专利技术的至少一个实施例的布局图。图6A是根据本专利技术的至少一个实施例的N位多位传输触发器(TXFF)(MBTXFF)功能的逻辑图。图6B是根据本专利技术的至少一个实施例的图6A的逻辑图的TXFF功能的真值表。图6C是根据本专利技术的至少一个实施例的N位多位(TXFF)(MBTXFF)电路600C的示意图。图6D是根据本专利技术的至少一个实施例的布局图。图7是根据本专利技术的至少一个实施例的形成逻辑电路的方法700的流程图。图8是根据本专利技术的至少一个实施例的电子设计自动化(EDA)系统的框图。图9是根据本专利技术的至少一个实施例的集成电路(IC)制造系统以及与其相关联的IC制造流程的框图。具体实施方式以下公开内容提供了用于实现所提供的主题的不同特征的许多不同实施例或实例。下面描述了组件、数值、操作、材料、布置等的特定实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。其他组件、数值、操作、材料、布置等是可以预期的。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身并不指示所讨论的各个实施例和/或配置之间的关系。此外，为了便于描述，在此可以使用诸如“在…下方”、“在…之下”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。如本文所使用的，逻辑门是实现基本布尔功能的物理器件。逻辑门的实例包括AND门、NAND门、OR门、NOR门、XOR门、XNR门、NOT门(也称为“反相器电路”，或者更简单地称为“反相器”)等。逻辑门接收一个或多个二进制输入(也称为“常量”)并实施基本布尔功能，从而产生单个二进制输出。逻辑门被认为是一级器件。在逻辑门中，一些被认为是“通用门”(或“原始门”)。给定的通用门被认为本文档来自技高网...

【技术保护点】
1.一种扩展包括库的标准单元组的方法，所述库被存储在非暂时性计算机可读介质上，所述方法包括：在基本标准单元的循环特设组中选择一组从而产生所选的组，使得：所述所选的组中的各基本标准单元具有连接以表示相应的逻辑电路；每个基本标准单元均表示逻辑门；和所述所选的组相应地提供所选的逻辑功能，所述所选的逻辑功能可以相应地表达为所选的布尔表达式；对应于所述所选的组，生成一个或多个宏标准单元；以及将所述一个或多个宏标准单元添加至所述标准单元组从而扩展所述标准单元组；以及其中，所述方法的至少一个方面由计算机的处理器执行。

【技术特征摘要】
2017.05.19 US 62/509,048;2018.03.27 US 15/936,7121.一种扩展包括库的标准单元组的方法，所述库被存储在非暂时性计算机可读介质上，所述方法包括：在基本标准单元的循环特设组中选择一组从而产生所选的组，使得：所述所选的组中的各基本标准单元具有连接以表示相应的逻辑电路；每个基本标准单元均表示逻辑门；和所述所选的组相应地提供所选的逻辑功能，所述所选的逻辑功能可以相应地表达为所选的布尔表达式；对应于所述所选的组，生成一个或多个宏标准单元；以及将所述一个或多个宏标准单元添加至所述标准单元组从而扩展所述标准单元组；以及其中，所述方法的至少一个方面由计算机的处理器执行。2.根据权利要求1所述的方法，其中，所述生成包括：根据参数组中的至少一个参数，将所述一个或多个宏标准单元中的每一个均配置为比所述所选的组更有效。3.根据权利要求2所述的方法，其中：所述参数组包括面积、功耗、驱动能力、速度、扇出或速度-功率乘积。4.根据权利要求1所述的方法，其中：所述循环特设组是对实验数据进行分析的结果；以及所述实验数据代表已经用于制造半导体器件的布局图。5.根据权利要求1所述的方法，其中：每个循环特设组均具有相应数目的在群体中的实例；以及所述选择包括：根据所述相应数目对所述循环特设组进行分类。6.根据权利要求1所述的方法，其中，所述生成包括：对所述所选的布尔表达式实施布尔最小化，产生最小化的布尔表达式；以及根据所述一个或多个宏标准单元将进行的配置来选择晶体管工艺。7.一种用于扩展包括库的标准单元组的系统，所述库被存储在非暂时性计算机可读介质上，所述系统包括：至少一个处理器；以及至少一个存储器，包括所述库和用于一个或多个程序的...

【专利技术属性】
技术研发人员：刘祈麟，陈胜雄，高章瑞，张丰愿，鲁立忠，谢尚志，马伟翔，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71