共同电压产生电路制造技术

一种共同电压产生电路包括：取样保持电路以及第一共同电压产生电路。取样保持电路用以根据第一栅极线驱动信号取样帧相位信号，以产生取样后信号，并将其提供至第一节点。第一共同电压产生电路包括：第一晶体管、第二晶体管、第三晶体管以及开关电路。第一晶体管具有控制端耦接第二节点。第二晶体管具有控制端受控于控制信号。第三晶体管具有控制端耦接第三节点。开关电路用以响应控制信号而将第一节点电性隔离于二节点以及第三节点，或是将第一节点电性连接至第二节点以及第三节点。

【技术实现步骤摘要】
共同电压产生电路
本专利技术是关于一种电子电路，且特别是有关于一种用于对显示面板提供共同电压(Vcom)的共同电压产生电路。
技术介绍
目前显示装置主要是通过显示面板上的像素阵列来呈现画面内容。通过对像素施加特定的电压，可改变像素的光穿透率，配合对应的彩色滤光片，即可让像素呈现特定的色彩。像素的跨压可由施加于像素的数据电压以及施加于共同电极上的共同电压来定义。传统上，显示面板上所有的像素会共用由驱动集成电路(IC)提供的一共同电压，此共同电压可以是固定的直流偏压，也可以是摆动的交流电压。在部分防窥显示的应用中，例如提款机、电脑防窥屏幕等，可能会需要在一帧画面显示期间中的不同时点对像素列提供不同电平的共同电压，以符合防窥显示的光学要求。然而，传统显示装置所采用的共同电压产生机制并不适合此类应用。
技术实现思路
本专利技术是关于一种电子电路，且特别是有关于一种用于对显示面板提供共同电压(Vcom)的共同电压产生电路，其可在一帧画面显示期间中的不同时点对像素列提供不同电平的共同电压，以符合特定的显示要求，例如防窥显示。根据本专利技术的一方面，提出一种共同电压产生电路包括：取样保持电路以及第一共同电压产生电路。取样保持电路用以根据第一栅极线驱动信号取样帧相位信号，以产生取样后信号，并将其提供至第一节点。第一共同电压产生电路用以将第一偏压、第二偏压或第三偏压提供至第一共同电压输出端以作为第一共同电压。第一共同电压产生电路包括：第一晶体管、第二晶体管、第三晶体管以及开关电路。第一晶体管具有第一端接收第一偏压、第二端耦接第一共同电压输出端、以及控制端耦接第二节点。第二晶体管具有第一端接收第二偏压、第二端耦接第一共同电压输出端、以及控制端受控于控制信号。第三晶体管具有第一端接收第三偏压、第二端耦接第一共同电压输出端、以及控制端耦接第三节点。开关电路介于第一节点与第二节点之间，并介于第一节点与第三节点之间，用以响应控制信号而将第一节点电性隔离于二节点以及第三节点，或是将第一节点电性连接至第二节点以及第三节点。当控制信号被致能，第二晶体管被开启以将第二偏压提供至第一共同电压输出端，当控制信号被禁能，取样后信号被提供至第二节点以及第三节点，以将第二偏压或第三偏压提供至第一共同电压输出端。以下结合附图和具体实施例对本专利技术进行详细描述，但不作为对本专利技术的限定。附图说明图1示出依据本专利技术一实施例的共同电压产生电路的电路图。图2示出依据本专利技术一实施例的控制信号产生电路的电路图。图3示出共同电压产生电路的一例操作波形图。图4示出依据本专利技术一实施例的显示装置的方块图。图5示出显示装置中多个共同电压产生电路所提供的第一/二共同电压的波形图。其中，附图标记：100、404、406、408：共同电压产生电路102：取样保持电路104：第一共同电压产生电路106：第二共同电压产生电路410：显示面板T1～T8：第一晶体管～第八晶体管VB1～VB6：第一偏压～第六偏压N1～N3：第一节点～第三节点CK、CK1、CK2、CK3：控制信号CKa：第一控制信号CKb：第二控制信号G[n]：第一栅极线驱动信号/G[n]：反相的第一栅极线驱动信号G[K]：第二栅极线驱动信号FRP：帧相位信号SW：开关CSW：开关电路SW1：第一开关SW2：第二开关LAT1：闩锁器COMP：第一共同电压输出端COMN：第二共同电压输出端IN1：第一反相器IN2：第二反相器VDE1：第一禁能偏压VDE2：第二禁能偏压200：控制信号产生电路TP：P型晶体管TN：N型晶体管LAT2：闩锁器VEN：致能偏压CN：显示模式控制信号F[i]～F[i+3]：画面显示期间VN1：取样后信号VN2：第二节点上的电压VN3：第三节点上的电压t1、t2：时间点G[1]～G[24]：栅极线驱动信号400：显示装置402：栅极驱动器VCOMP、VCOMP1～VCOMP3：第一共同电压VCOMN、VCOMN1～VCOMN3：第二共同电压BK1：第一像素排BK2：第二像素排BK3：第三像素排具体实施方式下面结合附图对本专利技术的结构原理和工作原理作具体的描述：图1示出依据本专利技术一实施例的共同电压(Vcom)产生电路100的电路图。共同电压产生电路100主要包括取样保持电路102以及第一共同电压产生电路104，更可包括第二共同电压产生电路106。第一共同电压产生电路104以及第二共同电压产生电路106可分别提供第一共同电压以及第二共同电压。第一共同电压以及第二共同电压可被施加至显示面板上的共同电极，以作为像素的共同电压。在-实施例中，第二共同电压为第一共同电压的反相信号。取样保持电路102可根据第一栅极线驱动信号G[n]对帧相位信号FRP作取样以产生取样后信号，并将取样后信号提供至第一节点N1。第一栅极线驱动信号G[n]例如是指欲施加至显示面板中的第n条栅极线以开启该栅极线上像素晶体管的驱动信号。当一像素的像素晶体管被开启，则可对该像素写入显示数据。在此实施例中，帧相位信号FRP可以是一信号相位随画面帧翻转的信号，也就是说，帧相位信号FRP在相邻的两帧画面显示期间具有相反的信号相位。取样保持电路102包括开关SW以及闩锁器LAT1。开关SW可通过传输门(transmissiongate)或其它具备开关功能的电子元件或电路来实现。闩锁器LAT1耦接第一节点N1，其可由两个头尾相接的反相器构成，或是由其他具备闩锁功能的电路来实现。开关SW受控于第一栅极线驱动信号G[n]。图1中的符号「/G[n]」是用来表示反相的第一栅极线驱动信号G[n]。当第一栅极线驱动信号G[n]被致能(enabled)，开关SW开启，使得帧相位信号FRP被提供至第一节点N1以作为取样后信号。换言之，取样保持电路102可在第一栅极线驱动信号G[n]被致能时，对帧相位信号FRP作取样。当第一栅极线驱动信号G[n]被禁能(disabled)，开关SW关闭，闩锁器LAT1将维持第一节点N1上的取样后信号的电压电平，以实现电位保持功能。此处所指的信号被「致能」，指的是此信号的电平被拉高(pullhigh)、或是切换至一致能电平；相对地，信号被「禁能」指的是此信号的电平被拉低(pulllow)、或是切换至一禁能电平，其中禁能电平与致能电平可对应至两不同的逻辑状态。第一共同电压产生电路104可将第一偏压VB1、第二偏压VB2或第三偏压VB3提供至第一共同电压输出端COMP以作为第一共同电压，使得第一共同电压的电平可切换于第一偏压VB1、第二偏压VB2、以及第三偏压VB3。在一实施例中，第二偏压VB2的电平可介于第一偏压VB1与第三偏压VB3的电平之间，例如，第一偏压VB1＝5V、第二偏压VB2＝0V、第三偏压VB3＝-5V。第一共同电压产生电路104包括第一晶体管T1、第二晶体管T2、第三晶体管T3以及开关电路CSW。其中第一晶体管T1可例如为PMOS晶体管(PMOS)，而第二晶体管T2以及第三晶体管T3可例如为NMOS晶体管(NMOS)。第一晶体管T1具有第一端(如源极/漏极)接收第一偏压VB1、第二端(如漏极/源极)耦接第一共同电压输出端COMP、以及控制端(如栅极)耦接第二节点N2。第二晶体管T2具有第一端(如源极/漏极)接收第二偏压VB2、第二本文档来自技高网...

【技术保护点】
1.一种共同电压产生电路，其特征在于，包括：一取样保持电路，用以根据一第一栅极线驱动信号取样一帧相位信号，以产生一取样后信号，该取样后信号提供至一第一节点；一第一共同电压产生电路，用以将一第一偏压、一第二偏压或一第三偏压提供至一第一共同电压输出端以作为一第一共同电压，该第一共同电压产生电路包括：一第一晶体管，具有一第一端接收该第一偏压、一第二端耦接该第一共同电压输出端、以及一控制端耦接一第二节点；一第二晶体管，具有一第一端接收该第二偏压、一第二端耦接该第一共同电压输出端、以及一控制端受控于一控制信号；以及一第三晶体管，具有一第一端接收该第三偏压、一第二端耦接该第一共同电压输出端、以及一控制端耦接一第三节点；以及一开关电路，介于该第一节点与该第二节点之间，并介于该第一节点与该第三节点之间，用以响应该控制信号而将该第一节点电性隔离于该第二节点以及该第三节点，或是将该第一节点电性连接至该第二节点以及该第三节点；其中当该控制信号被致能，该第二晶体管被开启以将该第二偏压提供至该第一共同电压输出端，当该控制信号被禁能，该取样后信号被提供至该第二节点以及该第三节点，以将该第二偏压或该第三偏压提供至该第一共同电压输出端。...

【技术特征摘要】
2018.05.24 TW 1071177501.一种共同电压产生电路，其特征在于，包括：一取样保持电路，用以根据一第一栅极线驱动信号取样一帧相位信号，以产生一取样后信号，该取样后信号提供至一第一节点；一第一共同电压产生电路，用以将一第一偏压、一第二偏压或一第三偏压提供至一第一共同电压输出端以作为一第一共同电压，该第一共同电压产生电路包括：一第一晶体管，具有一第一端接收该第一偏压、一第二端耦接该第一共同电压输出端、以及一控制端耦接一第二节点；一第二晶体管，具有一第一端接收该第二偏压、一第二端耦接该第一共同电压输出端、以及一控制端受控于一控制信号；以及一第三晶体管，具有一第一端接收该第三偏压、一第二端耦接该第一共同电压输出端、以及一控制端耦接一第三节点；以及一开关电路，介于该第一节点与该第二节点之间，并介于该第一节点与该第三节点之间，用以响应该控制信号而将该第一节点电性隔离于该第二节点以及该第三节点，或是将该第一节点电性连接至该第二节点以及该第三节点；其中当该控制信号被致能，该第二晶体管被开启以将该第二偏压提供至该第一共同电压输出端，当该控制信号被禁能，该取样后信号被提供至该第二节点以及该第三节点，以将该第二偏压或该第三偏压提供至该第一共同电压输出端。2.如权利要求1所述的共同电压产生电路，其特征在于，更包括：一第二共同电压产生电路，用以将一第四偏压、一第五偏压或一第六偏压提供至一第二共同电压输出端以作为一第二共同电压，该第二共同电压产生电路包括：一第一反相器，该第一反相器的输入端耦接该第二节点；一第二反相器，该第二反相器的输入端耦接该第三节点；一第四晶体管，具有一第一端接收该第四偏压、一第二端耦接该第二共同电压输出端、以及一控制端耦接该第一反相器的输出端；一第五晶体管，具有一第一端接收该第五偏压、一第二端耦接该第二共同电压输出端、以及一控制端受控于该控制信号；以及一第六晶体管，具有一第一端接收该第六偏压、一第二端耦接该第二共同电压输出端、以及一控制端耦接该第二反相器的输出端。3.如权利要求2所述的共同电压产生电路，其特征在于，其中该第四偏压与该第一偏压具有相反的相位，该第五偏压与该第二偏压相等，该第六偏压与该第三偏压具有相反的相位。4.如权利要求2所述的共同电压产生电路，其特征在于，更包括：一第七晶体管，具有一第一端接收一第一禁能偏压，一第二端耦接该第二节点，以及一控制端受控于一第一控制信号；以及一第八晶体管，具有一第一端接收一第二禁能偏压，一第二端耦接该第三节点，以及一控制端受控于一第二控制信号；其中当该第七晶体管以及该第八晶体管被开启，使得该第一禁能偏压以及该第二禁能偏压分别被提供至该第二节点以及该第三节点，以关闭该第一晶体管以及该第三晶体管。5.如权利要求4所述的共同电压...

【专利技术属性】
技术研发人员：廖伟见，蔡孟杰，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾,71