能够消除来自Σ-Δ调制器的量化噪声的分数N数字PLL制造技术

本文中公开的锁相环路(PLL)电路包括相位检测器，该相位检测器接收参考频率信号和反馈频率信号并且被配置为输出指示参考频率信号与反馈频率信号之间的相位差的数字信号。数字环路滤波器对数字信号进行滤波。数模转换器将经滤波的数字信号转换成控制信号。振荡器基于控制信号来生成PLL时钟信号。Σ‑Δ调制器根据频率控制字来调制分频器信号。分频器根据分频器信号来对PLL时钟信号进行分频，并且经分频的PLL时钟信号来生成噪声反馈频率信号。噪声滤波块从噪声反馈频率信号中移除量化噪声，从而生成反馈频率信号。

Fractional N digital PLL capable of eliminating quantization noise from sigma delta modulator.

The PLL circuit disclosed herein includes a phase detector which receives a reference frequency signal and a feedback frequency signal and is configured to output a digital signal indicating the phase difference between the reference frequency signal and the feedback frequency signal. The digital loop filter filters the digital signal. The digital to analog converter converts filtered digital signals into control signals. The oscillator generates the PLL clock signal based on the control signal. The sigma delta modulator modulates the divider signal according to the frequency control word. The frequency divider divides the PLL clock signal according to the frequency divider signal, and generates the noise feedback frequency signal through the frequency divider PLL clock signal. The noise filtering block removes quantization noise from the noise feedback frequency signal and generates feedback frequency signals.

【技术实现步骤摘要】
能够消除来自Σ-Δ调制器的量化噪声的分数N数字PLL
本公开涉及锁定环路电路，诸如例如分数N/整数N锁相环路(PLL)或锁频环路(FLL)电路，并且特别涉及用于消除由分频器的Σ-Δ调制在锁定环路中产生的量化噪声的技术。
技术介绍
诸如锁相环路电路等的锁定环路电路是无线电、无线和电信技术的基本组成部分。锁相环路或相位锁定环路(PLL)是一种控制系统，该控制系统生成具有与输入信号的相位有关的相位的输出信号。简单的PLL包括可变频率振荡器和相位检测器。该振荡器生成周期信号，并且该相位检测器将该信号的相位与参考周期信号的相位相比较，调整该振荡器以保持相位匹配。保持输入和输出相位锁定步骤也意味着保持输入和输出频率相同。因此，除了同步信号之外，PLL可以追踪输入频率，或者可以生成作为输入频率的倍数(或分数)的频率。PLL电路可以仅以模拟技术或利用数字部件来实现。通过使用数字部件，可以减少PLL消耗的面积，可以降低锁定时间，并且可以容易地实现在不同频率下使用的PLL的可编程性。参考图1，现在描述典型的PLL20。PLL20接收被馈送到相位差检测器22的第一输入的参考频率信号Fref，相位差检测器22示意性地是时间到数字转换器(TDC)相位检测器。TDC22的第二输入接收反馈频率信号Fdiv。TDC22确定参考频率信号Fref与反馈频率信号Fdiv之间的相位差，并且输出指示该测量的差异的数字信号Ddif。减法器24接收数字信号Ddif并且从其中减去量化噪声Qnoise。来自减法器24的输出通过数字滤波器26被滤波，该数字滤波器26生成控制信号Dcont。数模转换器(DAC)电路28将数字控制信号Dcont转换为模拟控制信号Acont。示意性为电流控制振荡器(CCO)的振荡器电路18的控制输入接收模拟控制信号Acont并且生成输出时钟信号Fcco，该输出时钟信号Fcco具有取决于模拟控制信号Acont的幅度的频率。分频器电路(/N)32将输出时钟信号Fcco除以N，以生成反馈频率信号Fdiv，该反馈频率信号Fdiv与参考频率信号Fref相比较以控制环路操作。当Fref匹配Fdiv时，PLL20被称为“锁定”。Σ-Δ调制器(SDM)34量化频率控制字FCW，以生成用于分频器电路32的控制信号S。控制信号S在操作期间对分频器电路32进行调制，从而使输出时钟信号的频率为参考频率信号Fref的分数倍。由减法器36从SDM34的输出S中减去频率控制字FCW，以产生原始误差信号E，该原始误差信号E表示由频率控制字FCW的量化引入的量化噪声。原始误差信号E通过累加器38被积累以产生量化噪声信号Qnoise，如上所述，该量化噪声信号Qnoise从指示参考信号Fref与反馈信号Fdiv之间的所测量的相位差的数字信号Ddif中被减去。虽然该实现提供了数字实现的分数NPLL，但是由于TDC22，该设计的功耗可能不期望地高，并且可能生成分数杂散，导致在生成某些频率的信号时不期望的性能。因此，需要进一步开发数字PLL电路。
技术实现思路
本
技术实现思路
被提供以介绍下面在详细描述中进一步描述的概念的选择。本
技术实现思路
无意标识所要求保护的主题的关键或基本特征，也无意用于帮助限制所要求保护的主题的范围。本文中公开的锁相环路(PLL)电路包括相位检测器，该相位检测器接收参考频率信号和反馈频率信号并且被配置为输出指示参考频率信号与反馈频率信号之间的相位差的数字信号。数字环路滤波器对数字信号进行滤波。数模转换器将经滤波的数字信号转换成控制信号。振荡器基于控制信号来生成PLL时钟信号。Σ-Δ调制器根据频率控制字来调制分频器信号。分频器基于分频器信号来对PLL时钟信号进行分频，并且基于经分频的PLL时钟信号来生成噪声反馈频率信号。噪声滤波块从噪声反馈频率信号中移除量化噪声，从而生成反馈频率信号。噪声滤波块可以包括延迟链和多路复用器，该延迟链被配置为生成噪声反馈频率信号的多个不同延迟版本，该多路复用器被配置为接收噪声反馈频率信号的多个不同延迟版本作为输入并且根据量化噪声来向相位检测器传递噪声反馈频率信号的多个不同延迟版本之一作为反馈频率信号。延迟链可以包括多个串联连接缓冲器，每个缓冲器具有恒定延迟。延迟链和多路复用器可以协作以调整噪声反馈频率信号的相位以从噪声反馈频率信号中移除量化噪声。控制电路可以被配置为从Σ-Δ调制器接收未成形量化误差，并且基于未成形量化误差来生成用于多路复用器的控制信号。控制电路可以通过以下来生成控制信号：从较高比特计数向较低比特计数量化未成形量化误差，以产生第一中间信号，向第一中间信号应用噪声传递函数，以产生第二中间信号，以及对第二中间信号进行积分以产生控制信号。控制电路可以在量化之前将未成形量化误差乘以缩放因子。缩放因子电路可以被配置为计算将噪声反馈频率信号延迟PLL时钟信号的周期所需要的延迟链的延迟元件的数目，并且基于该数目来生成缩放因子。延迟链可以包括多个串联连接的缓冲器，其中噪声反馈频率信号的多个不同延迟版本之一在多个串联连接的缓冲器中的每一个缓冲器的输出处被产生。缩放因子电路可以包括多个触发器，每个触发器具有耦合到多个串联连接的缓冲器中的不同缓冲器的输出的输入，并且通过噪声反馈频率信号的延迟版本而被钟控。二进制编码器可以从多个触发器中的每个触发器接收输出，并且被配置为基于来自多个触发器中的每个触发器的输出来计算将噪声反馈频率信号延迟PLL时钟信号的周期所需要的延迟链的延迟元件的数目并且基于该数目除以频率控制字中的位数来生成缩放因子。延迟触发器可以接收噪声反馈频率信号作为输入，通过PLL时钟信号被钟控，并且生成噪声反馈频率信号的延迟版本作为输出。在参考频率信号和反馈频率信号的相位匹配之后，可以激活缩放因子电路以计算缩放因子一次。在参考频率信号和反馈频率信号的相位匹配之后，缩放因子电路可以操作以连续地重新计算缩放因子。在某些情况下，相位检测器可以是bang-bang相位检测器。振荡器可以是电流控制振荡器。附图说明图1是现有技术的数字分数N锁相环路电路的示意性框图；图2是根据本公开的数字分数N锁相环路电路的示意性框图；以及图3是用于与图2的数字分数N锁相环路电路一起使用的缩放因子电路的示意性框图。具体实施方式下面将描述本公开的一个或多个实施例。这些描述的实施例仅是本公开技术的示例。此外，为了提供简明的描述，实际实现的一些特征可能在说明书中没有被描述。当介绍本公开的各种实施例的元素时，冠词“一”、“一个”和“该”旨在表示存在这些元件中的一个或多个。术语“包括”、“包含”和“具有”旨在是包括性的，并且意味着除了所列出的元素之外可以存在附加元素。参考图2，现在描述数字分数N/整数N锁相环路50。锁相环路50包括相位差检测器52，如图所示，该相位差检测器52可以是bang-bang相位检测器(BBPD)。BBPD52接收参考频率信号Fref和反馈频率信号Sfb作为输入。BBPD52确定参考频率信号Fref与反馈频率信号Sfb之间的相位差，并且输出指示该测量的差异的数字信号Ddif。数字信号Ddif通过诸如低通数字滤波器等数字滤波器54被滤波，该数字滤波器54生成控制信号Dcont。数模转换器(DAC)56将数字控制信号Dcont转换为模拟本文档来自技高网...

【技术保护点】
1.一种锁相环路(PLL)电路，包括：相位检测器，接收参考频率信号和反馈频率信号，并且被配置为输出指示所述参考频率信号与所述反馈频率信号之间的相位差的数字信号；数字环路滤波器，被配置为对所述数字信号进行滤波；数模转换器，被配置为将经滤波的数字信号转换成控制信号；振荡器，被配置为基于所述控制信号来生成PLL时钟信号；Σ‑Δ调制器，被配置为根据频率控制字来调制分频器信号；分频器，被配置为基于所述分频器信号来对所述PLL时钟信号进行分频，并且基于经分频的PLL时钟信号来生成噪声反馈频率信号；以及噪声滤波块，被配置为从所述噪声反馈频率信号中移除量化噪声，从而生成所述反馈频率信号。

【技术特征摘要】
2017.03.28 US 15/471,4831.一种锁相环路(PLL)电路，包括：相位检测器，接收参考频率信号和反馈频率信号，并且被配置为输出指示所述参考频率信号与所述反馈频率信号之间的相位差的数字信号；数字环路滤波器，被配置为对所述数字信号进行滤波；数模转换器，被配置为将经滤波的数字信号转换成控制信号；振荡器，被配置为基于所述控制信号来生成PLL时钟信号；Σ-Δ调制器，被配置为根据频率控制字来调制分频器信号；分频器，被配置为基于所述分频器信号来对所述PLL时钟信号进行分频，并且基于经分频的PLL时钟信号来生成噪声反馈频率信号；以及噪声滤波块，被配置为从所述噪声反馈频率信号中移除量化噪声，从而生成所述反馈频率信号。2.根据权利要求1所述的PLL电路，其中所述噪声滤波块包括：延迟链，被配置为生成所述噪声反馈频率信号的多个不同延迟版本；以及多路复用器，被配置为接收所述噪声反馈频率信号的所述多个不同延迟版本作为输入，并且根据所述量化噪声来向所述相位检测器传递所述噪声反馈频率信号的所述多个不同延迟版本之一作为所述反馈频率信号。3.根据权利要求2所述的PLL电路，其中所述延迟链包括多个串联连接的缓冲器，每个缓冲器具有恒定延迟。4.根据权利要求2所述的PLL电路，其中所述延迟链和所述多路复用器协作以调整所述噪声反馈频率信号的相位，以从所述噪声反馈频率信号中移除所述量化噪声。5.根据权利要求2所述的PLL电路，还包括控制电路，所述控制电路被配置为从所述Σ-Δ调制器接收未成形量化误差，并且基于所述未成形量化误差来生成用于所述多路复用器的控制信号。6.根据权利要求5所述的PLL电路，其中所述控制电路通过以下来生成所述控制信号：从较高比特计数向较低比特计数量化所述未成形量化误差，以产生第一中间信号；向所述第一中间信号应用噪声传递函数，以产生第二中间信号；以及对所述第二中间信号进行积分以产生所述控制信号。7.根据权利要求6所述的PLL电路，其中所述控制电路在所述量化之前将所述未成形量化误差乘以缩放因子。8.根据权利要求7所述的PLL电路，还包括缩放因子电路，所述缩放因子电路被配置为计算将所述噪声反馈频率信号延迟所述PLL时钟信号的周期所需要的所述延迟链的延迟元件的数目，并且基于所述数目来生成所述缩放因子。9.根据权利要求8所述的PLL电路，其中所述延迟链包括多个串联连接的缓冲器，其中所述噪声反馈频率信号的所述多个不同延迟版本之一在所述多个串联连接的缓冲器中的每一个缓冲器的输出处被产生；并且其中所述缩放因子电路包括：多个触发器，每个触发器具有耦合到所述多个串联连接的缓冲器中的不同缓冲器的输出的输入并且通过所述噪声反馈频率信号的延迟版本而被钟控；二进制编码器，从所述多个触发器中的每个触发器接收输出，并且被配置为基于来自所述多个触发器中的每个触发器的所述输出来计算将所述噪声反馈频率信号延迟所述PLL时钟信号的周期所需要的所述延迟链的延迟元件的数目，并且被配置为基于所述数目除以所述频率控制字中的位数来生成所述缩放因子。10.根据权利要求9所述的PLL电路，还包括延迟触发器，所述延迟触发器接收所述噪声反馈频率信号作为输入，通过所述PLL时钟信号被钟控，并且生成所述噪声反馈频率信号的所述延迟版本作为输出。11.根据权利要求8所述的PLL电路，其中在所述参考频率信号的相位和所述反馈频率信号的相位匹配之后，所述缩放因子电路被激活以计算所述缩放因子一次。12.根据权利要求8所述的PLL电路，其中在所述参考频率信号的相位和所述反馈频率信号的相位匹配之后，所述缩放因子电路操...

【专利技术属性】
技术研发人员：G·米德哈，K·查特杰，
申请(专利权)人：意法半导体国际有限公司，
类型：发明
国别省市：荷兰,NL