一种小数分频降低频率抖动电路及方法技术

本发明专利技术公开了一种小数分频降低频率抖动电路及方法，该电路包括有PFD、CP、LPF、VCO、三阶Σ‑Δ、可编程分频器、DIV，PFD、CP、LPF、VCO依次连接，可编程分频器接于VCO和PFD之间，三阶Σ‑Δ接于可编程分频器，VCO和可编程分频器均接于DIV；Fvco的输出频率经过三阶Σ‑Δ、可编程分频器分频后，输入到PFD，与PFD输入的参考时钟进行比较，PFD的两个输入时钟的频率和相位的任何不同，都会通过CP转换为对应的电压信号，再经过LPF滤掉高频噪声后，输入VCO调节Fvco的输出频率和相位，直到PFD的两个输入时钟的频率和相位接近相同为止，这时Fvco能够输出期望的频率和相位。

A fractional frequency reduction circuit and method for reducing frequency jitter

The invention discloses a fractional-N frequency jitter reduction circuit and method, the circuit including PFD, CP, LPF, VCO, three order sigma delta, programmable divider, DIV, PFD, CP, LPF and VCO are sequentially connected, the programmable divider is connected between VCO and PFD, three order sigma was connected to the programmable divider VCO and programmable divider are connected to the DIV; the Fvco output frequency after three order sigma delta, programmable frequency divider, input to the PFD, compared with PFD input reference clock frequency and phase two input clock of the PFD any different that will be converted to a voltage signal corresponding to the through CP, and then through the LPF to filter out the high frequency noise, input VCO regulated Fvco output frequency and phase, frequency and phase of the two input clock until the PFD close to the same date, then Fvco to the frequency and phase of output expectations.

【技术实现步骤摘要】
一种小数分频降低频率抖动电路及方法
本专利技术属于集成电路
，特别涉及一种锁相环小数分频算法，以降低输出频率抖动。
技术介绍
超声波雾化技术应用来自主电路板的振荡信号被大功率三极管进行能量放大，传递给超声晶片，超声波晶片把电能转化为超声波能量，超声波能量在常温下能把水溶性药物雾化成1um到5um的微小雾粒，以水为介质，利用超声定向压强将水溶性药液喷成雾状，借助内部风机风力散发出来。超声波雾化器利用电子高频震荡(振荡频率为1.7MHz或2.4MHz，超过人的听觉范围，该电子振荡对人体及动物绝无伤害)，通过陶瓷雾化片的高频谐振，将液态水分子结构打散而产生自然飘逸的水雾，不需加热或添加任何化学试剂。与加热雾化方式比较，能源节省了90％。另外在雾化过程中将释放大量的负离子，其与空气中漂浮的烟雾、粉尘等产生静电式反应，使其沉淀，同时还能有效去除甲醛、一氧化碳、细菌等有害物质，使空气得到净化，减少疾病的发生。但是雾化片有个特点就是：只有在谐振点才能产生最佳的雾化效果，驱动频率稍微偏离谐振点，雾化量就急剧下降。如专利申请201410450118.4公开了雾化器及其适用的控制方法，雾化器用于将本文档来自技高网...

【技术保护点】
一种小数分频降低频率抖动电路，其特征在于该电路包括有PFD、CP、LPF、VCO、三阶Σ‑Δ、可编程分频器、DIV，PFD、CP、LPF、VCO依次连接，可编程分频器接于VCO和PFD之间，三阶Σ‑Δ接于可编程分频器，VCO和可编程分频器均接于DIV；Fvco的输出频率经过三阶Σ‑Δ、可编程分频器分频后，输入到PFD，与PFD输入的参考时钟进行比较，PFD的两个输入时钟的频率和相位的任何不同，都会通过CP转换为对应的电压信号，再经过LPF滤掉高频噪声后，输入VCO调节Fvco的输出频率和相位，直到PFD的两个输入时钟的频率和相位接近相同为止，这时Fvco能够输出期望的频率和相位。

【技术特征摘要】
1.一种小数分频降低频率抖动电路，其特征在于该电路包括有PFD、CP、LPF、VCO、三阶Σ-Δ、可编程分频器、DIV，PFD、CP、LPF、VCO依次连接，可编程分频器接于VCO和PFD之间，三阶Σ-Δ接于可编程分频器，VCO和可编程分频器均接于DIV；Fvco的输出频率经过三阶Σ-Δ、可编程分频器分频后，输入到PFD，与PFD输入的参考时钟进行比较，PFD的两个输入时钟的频率和相位的任何不同，都会通过CP转换为对应的电压信号，再经过LPF滤掉高频噪声后，输入VCO调节Fvco的输出频率和相位，直到PFD的两个输入时钟的频率和相位接近相同为止，这时Fvco能够输出期望的频率和相位。2.如权利要求1所述的小数分频降低频率抖动电路，其特征在于所述PFD、CP、LPF、VCO在模拟部分实现，三阶Σ-Δ、可编程分频器、DIV在数字部分实现。3.如权利要求1所述的小数分频降低频率抖动电路，其特征在于三阶Σ-Δ由三组X+Y、DEF构成，且三组组X+Y、DEF并联在一起，接于可编程分频器。4.如权利要求3所述的小数分频降低频率抖动电路，其特征在于所述两种组X+Y、DEF之间接有DEF。5.如权利要求4所述的小数分频降低频率抖动电路，其特征在于所述可编程分频器为FVCOdiviver。6.如权利要求5所述的小数分频降低频率抖动电路，其特征在于所述三阶Σ-Δ、可编程分频器的作用是通过算法控制可编程分频器的分频系数在DIV_INT、DIV_INT-1、DIV_INT-2、DIV_INT-3、DIV_INT-4、DIV_INT+1、DIV_INT+2、DIV_INT+3这8个数之间按照一定规律变化。7.一种小数分频降低频率抖动方法，其特征在于该方法进行输出频率配置，使频率在为1.5MHz-4.5MHz之间变化，Fvco的输出频率经过三阶Σ-Δ、可编程分频器分频后，输入到PFD，与PFD输入的参考时钟进行比较，同时，DIV_INT输入给可编程分频器；PFD的两个输入时钟的频率和相位的任何不同，都会通过CP转换为对应的电压信号，再经过LPF滤掉高频噪声后，输入VCO调节Fvco的输出频率和相位，直到PFD的两个输入时钟的频率和相位接近相同为止...

【专利技术属性】
技术研发人员：彭永林，
申请(专利权)人：芯海科技深圳股份有限公司，
类型：发明
国别省市：广东,44