一种基于CPU通过JTAG方式远程更新FPGA的装置和方法制造方法及图纸

技术编号：19176632 阅读：54 留言：0更新日期：2018-10-17 00:14

本发明专利技术涉及一种基于CPU通过JTAG方式远程更新FPGA的装置，包括FPGA设备、控制主板及远程终端机，FPGA设备包括相互连接的FPGA和FLASH，控制主板包括CPU、PCIE桥、硬盘和South Bridge，PCIE桥分别与CPU、硬盘和South Bridge连接，远程终端机包括相互连接的上位主机和输入显示器，上位主机通过以太网与CPU通信连接以将更新文件传输至CPU，South Bridge引出GPIO接口，FPGA引出JTAG接口，GPIO接口与JTAG接口相连，使得FPGA与CPU通信连接以接收CPU的更新文件并进行更新。本发明专利技术通过CPU的PCIe接口扩展引出外围PCIe和PCI桥设备，并利用该桥设备的GPIO接口模拟实现FPGA的JTAG时序，如此就可以借助网络接口将更新文件传给申威处理器平台，然后通过JTAG接口将更新文件烧写进FPGA中，进而实现FPGA代码的远程更新。

A device and method for remote updating FPGA based on CPU through JTAG mode

The invention relates to a device for remotely updating FPGA based on CPU through JTAG, including FPGA device, control motherboard and remote terminal. The FPGA device includes interconnected FPGA and FLASH, and the control motherboard includes CPU, PCIE bridge, hard disk and SouthBridge. The PCIE bridge is connected with CPU, hard disk and SouthBridge respectively, and the remote terminal. Including interconnected host and input display, the host communicates with CPU via Ethernet to transfer updated files to CPU, South Bridge to GPIO interface, FPGA to JTAG interface, GPIO interface to JTAG interface, so that the FPGA and CPU communicate to receive and update updated files. The invention extends the peripheral PCIe and PCI bridge devices through the PCIe interface of the CPU, and realizes the JTAG timing of the FPGA by using the GPIO interface of the bridge device, so that the updated files can be transmitted to the Shenwei processor platform by means of the network interface, and then the updated files can be burned and written into the FPGA through the JTAG interface, thereby realizing the far distance of the FPGA code. Process update.

全部详细技术资料下载

【技术实现步骤摘要】
一种基于CPU通过JTAG方式远程更新FPGA的装置和方法
本专利技术涉及可编辑片上系统配置
，特别是涉及一种基于CPU通过JTAG方式远程更新FPGA的装置及实现方法。
技术介绍
目前，市面上随着FPGA的用量需求越来越大，应用范围越来越广，一般的更新及调试方式已经不能满足客户需求。传统的更新FPGA代码的方式是借助各FPGA厂家的JTAG烧写器连接FPGA的JTAG接口，再借助各FPGA厂家提供的专用烧写软件将所需更新的FPGA逻辑代码烧写进FPGA当中，这样的烧写过程繁琐且依赖于烧写器和专用烧写软件而无法远程更新FPGA程序。基于上述传统烧写FPGA方式，有些FPGA设备已安装在用户的整机内部或者在密闭环境中不便打开设备进行FPGA更新，此时一旦遇到为解决或调试某问题而需要更新FPGA程序时，如果采用传统烧写方式会遇到较大困难且费时费力。因此，用户对FPGA的远程更新需求也日益迫切。而且，相当一部分用户所用FPGA开发的设备结构和设计已定型，而最初设计只预留了FPGA的JTAG接口供外部烧写更新用，因此，FPGA的远程烧写更新只能采用JTAG接口的方式，迫切需要一种采用JTAG接口的方式实现的FPGA的更新方案，以兼容用户的原有方案设计。为此，研究人员提供了以下设计方案：将FPGA和CPU通过多路选择开关（或缓冲器模块）一起与FPGA外接的Flash存储器连接，可以通过CPU操作多路选择开关来控制存储器与FPGA还是与CPU相连；当需要远程更新FPGA程序时，CPU通过选择开关与存储器相连，进而更新存储器中的FPGA烧写文件；更新完成后，CPU...

【技术保护点】
1.一种基于CPU通过JTAG方式远程更新FPGA的装置，其特征在于，包括FPGA设备、控制主板及远程终端机，所述FPGA设备包括相互连接的FPGA和FLASH，所述控制主板包括CPU、PCIE桥、硬盘和South Bridge，所述PCIE桥分别与CPU、硬盘和South Bridge连接，所述远程终端机包括相互连接的上位主机和输入显示器，所述FPGA设备、控制主板及远程终端机分别配置有供电电源，所述上位主机通过以太网与CPU通信连接以将更新文件传输至CPU，所述South Bridge引出GPIO接口，所述FPGA引出JTAG接口，所述GPIO接口与JTAG接口相连，使得FPGA与CPU通信连接以接收CPU的更新文件并进行更新。

【技术特征摘要】
1.一种基于CPU通过JTAG方式远程更新FPGA的装置，其特征在于，包括FPGA设备、控制主板及远程终端机，所述FPGA设备包括相互连接的FPGA和FLASH，所述控制主板包括CPU、PCIE桥、硬盘和SouthBridge，所述PCIE桥分别与CPU、硬盘和SouthBridge连接，所述远程终端机包括相互连接的上位主机和输入显示器，所述FPGA设备、控制主板及远程终端机分别配置有供电电源，所述上位主机通过以太网与CPU通信连接以将更新文件传输至CPU，所述SouthBridge引出GPIO接口，所述FPGA引出JTAG接口，所述GPIO接口与JTAG接口相连，使得FPGA与CPU通信连接以接收CPU的更新文件并进行更新。2.根据权利要求1所述一种基于CPU通过JTAG方式远程更新FPGA的装置，其特征在于，所述CPU操作GPIO接口的控制时序以模拟标准JTAG接口，使得GPIO接口与JTAG接口相连通以传输数据。3.根据权利要求2所述一种基于CPU通过JTAG方式远程更新FPGA的装置，其特征在于，该装置中，CPU接收需要烧写的更新文件，将更新文件经PCIE桥传输至SouthBridge；CPU控制操作GPIO接口的控制时序形成模拟JTAG接口，SouthBridge将更新文件及控制指令经模拟JTAG接口传输至FPGA；FPGA接收更新文件及控制指令，按控制指令运行更新，并返回反馈数据。4.根据权利要求3所述一种基于CPU通过JTAG方式远程更新FPGA的装置，其特征在于，该装置中，CPU为申威CPU，CPU根据JTAG协议标准控制操作南桥的GPIO接口来模拟出标准JTAG的控制时序输出，然后，先软复位FPGA的TAP控制器接口，TAP复位之后模拟标准JTAG操作GPIO的控制时序，以发出更新文件及控制指令到FPGA及接收FPGA的反馈数据。5.根据权利要求4所述一种基于CPU通过JTAG方式远程更新FPGA的装置，其特征在于，该装置的更新文件的更新流程如下：101、获取FPGA的IDCODE：FPGA发出IDCODE指令，CPU接收到FPGA的ID号并验证，若验证通过则执行下一步骤，若验证未通过则终止程序并退出；102、载入配置流：首先发送JPROGRAM指令，表示对FPGA进行全配置，再发送CFG_IN指令，表示即将载入配置逻辑；103、载入配置逻辑；104、一次CRC校验：校验CRC，若校验通过则执行下一步骤，若校验未通过则终止程序并退出；105、启动载入的配置逻辑：CPU发出JSTART指令给FPGA，在规定的时钟周期后，FPGA加载配置逻辑并运行；106...

【专利技术属性】
技术研发人员：邓林，吴东海，
申请(专利权)人：成都爱斯顿科技有限公司，
类型：发明
国别省市：四川,51

全部详细技术资料下载我是这个专利的主人