用于可配置的阻抗阵列的电路和方法技术

提供了一种可配置的阻抗器。该电路包括多个关联电子开关(CES)。每个CES能被配置至多个阻抗状态中的一个中。此外，提供了编程电路。该编程电路根据输入信号来提供多个编程信号。每个编程信号配置来自多个CES的相应的CES的阻抗状态。

【技术实现步骤摘要】
【国外来华专利技术】用于可配置的阻抗阵列的电路和方法
本公开总体涉及可配置的阻抗器，并且具体地，涉及由至少一个关联电子开关(CorrelatedElectronSwitch；CES)组成的可配置的阻抗器。
技术介绍
诸如电阻器链之类的可编程阻抗器可用于许多模拟信号处理应用(例如，数字/模拟转换器中的电阻梯和神经网络中的电阻器数组)中。已为程序化电阻器链提供了各种技术；然而，编程电压和电流中的不确定性在这种编程技术中是常发生的。
技术实现思路
根据本技术的第一方面，提供了一种电路，包括：多个相关电子开关(CES)，被布置成形成可配置阻抗器的多个关联电子开关(CES)，其中，每个CES能被配置至多个阻抗状态中的一个；以及至少一个编程电路，被配置为取决于至少一个输入信号而提供多个编程信号中的一个，其中，每个编程信号配置CES的阻抗状态。在实施例中，该至少一个编程电路包括多个编程电路，每个编程电路被配置以提供该多个编程信号的一者。该多个阻抗状态可包含第一阻抗状态和第二阻抗状态。在实施例中，每个编程电路包括：第一驱动电路，用以提供第一编程信号以配置CES至第一阻抗状态；以及第二驱动电路，用以提供第二编程信号以配置CES至第二阻抗状态，其中，第一编程信号和第二编程信号中的一个取决于至少一个输入信号。该电路还可包括逻辑电路系统，其耦接至该编程电路或每个编程电路，并且被布置以使得该编程电路能根据该至少一个输入信号提供相应的编程信号。该电路还可包括控制电路，该控制电路被配置以：接收至少一个输入信号；以及根据该至少一个输入信号提供至少一个控制信号至至少一个编程电路，其中该至少一个编程电路根据该至少一个控制信号来提供多个编程信号。在实施例中，至少一个编程电路提供多个编程信号，使得在配置一个CES的阻抗状态的同时保持至少一个其它CES的阻抗状态不变。额外地或替代地，该至少一个编程电路提供多个编程信号，使得在配置两个或更多个CES的阻抗状态的同时保持该多个CES的剩余CES的阻抗状态不变。该多个阻抗状态可包括(至少)高阻抗状态和低阻抗状态。在本技术的第二方面中，提供了一种配置可配置的阻抗器的阻抗的方法，该可配置的阻抗器包括多个关联电子开关(CorrelatedElectronSwitch；CES)，该方法包括：接收至少一个输入信号；根据该至少一个输入信号来确定至少一个编程信号，其中，该编程信号或每个编程信号配置该多个CES的一个或多个CES的阻抗状态；以及施加编程信号至该多个CES的一个或多个CES以配置该CES或每个CES的阻抗状态。施加编程信号至CES可包括使该多个CES中的至少一个其它CES的阻抗状态保持不变。额外地或替代地，将该编程信号施加至CES可包括使剩余CES的阻抗状态保持不变。在实施例中，施加编程信号包括配置CES至多个阻抗状态中的一个中。该多个阻抗状态可包括高阻抗状态和低阻抗状态。在本技术的第三方面中，提供了一种数字/模拟转换器(digitaltoanalogconverter；DAC)电路，包括：多个数据输入，被配置以接收多个数字输入信号；多个关联电子开关(CorrelatedElectronSwitch；CES)，该多个CES中的每个CES能根据该多个数字输入信号配置在多个阻抗状态中的一个阻抗状态中；以及至少一个输出，被配置以输出至少一个模拟输出信号，该模拟输出信号或每个模拟输出信号取决于该多个CES的阻抗状态。该DAC可包括控制电路，该控制电路被配置以：接收至少一个输入信号，其中，该至少一个输入信号为写入信号；根据该多个数字输入信号而将多个编程信号提供至多个CES，每个编程信号配置CES的阻抗状态。该DAC可包括控制电路，被配置以：接收至少一个输入信号，其中，该至少一个输入信号为读取信号；以及向多个CES提供基准信号以输出该至少一个模拟输出信号。该多个阻抗状态包括至少低阻抗状态和高阻抗状态。附图说明在附图中，通过示例示意性地示出了这些技术，其中：图1示出了关联电子开关(CES)元件的电流密度对电压的曲线图；图2是CES设备的等效电路的示意图；图3是示例可配置阻抗器电路的示意图；图4示出了可配置阻抗器的示例性配置；图5示出了用于使用多个CES来编程CES的示例电路；图6示出了示例性OR门阵列；图7示出了用于同时编程多个CES的示例电路；图8示出了提供可配置阻抗器的示例方法；图9示出了示例性数字模拟转换器(DAC)；以及图10示出了包括一个或多个CES元件的示例性存储器阵列。具体实施方式概括而言，本技术的实施例提供的可以是关联电子开关(CorrelatedElectronSwitch；CES)组件，其包括关联电子材料(correlatedelectronmaterial；CEM)。该CES可用作非易失性储存器以及可实现电路中的连通性的电路组件两者。如下文更详细地解释，CES组件包括一种材料，其可至少部分地基于该材料(至少一部份)在导电状态与绝缘状态的间的转变而在预定可检测的内存状态之间转变。可编程CES组件使得其可以以非易失性方式储存配置，并且使用其阻抗状态以实现连通性。术语“关联电子开关”在本文可与“CES”、“CES元件”、“CES设备”、“关联电子随机存取存储器”、“CeRAM”和“CeRAM设备”互换使用。非易失性存储器是一存储器类别，其中，在移除供应至设备的电力之后，存储器单元或元件不丢失其状态。在闪存设备中，牺牲了保持随机存取(擦除/写入单个位)的能力为了获得速度和更高位密度。闪存仍是非易失性存储器的一种选择。然而，普遍认为，闪存技术可能不易定标至低于40纳米(nanometer；nm)；因此，正在积极地寻找能定标至更小尺寸的新的非易失性存储器设备。CES为(全部地或部分地)由CEM形成的特定类型的开关。一般而言，CES可展现由于电子相关性而非固态结构相变而产生的急剧导电或绝缘状态转变。(固态结构相变的示例包括在相变存储器(phasechangememory，PCM)设备中的晶态/非晶态变化，或电阻RAM设备中的丝状体形成和导电，如上所述)。与熔化/凝固或丝状成形不同的是，CES中的急剧导体/绝缘体转变可响应于量子力学现象。CES在绝缘状态与导电状态之间的量子力学转变可根据莫特转变(Motttransition)来理解。在莫特转变中，若发生莫特转变条件则材料可从绝缘状态切换至导电状态。当达到临限载流子浓度使得满足莫特准则时，则将发生莫特转变，且状态将从高电阻/阻抗(或电容)变化至低电阻/阻抗(或电容)。CES元件的“状态”或“存储器状态”可取决于CES元件的阻抗状态或导电状态。在此情境中，“状态”或“存储器状态”意味着存储器设备的指示值、符号、参数和/或条件(仅举例而言)的可检测状态。在一个特定实施方式中，如下所述，可至少部分地基于在读取操作中于存储器设备端子上检测到的信号来检测存储器设备的存储器状态。在另一特定实施方式中，如下所述，存储器设备可通过在“写入操作”中跨存储器设备的端子施加一个或更多个信号，而置于特定存储器状态以表示或储存特定值、符号或参数。在特定的实施方式中，CES元件可包括夹在导电端子之间的材料。通过在端子之间施加特定电压和电流，该材料可在前述导电状态与绝缘状态之间转变。如下文的特定示例本文档来自技高网...

【技术保护点】
1.一种电路，包括：多个关联电子开关(CES)，被布置以形成能配置的阻抗器，其中，每个CES能被配置至多个阻抗状态中的一个；以及至少一个编程电路，被配置以取决于至少一个输入信号而提供多个编程信号，其中，每个编程信号配置CES的阻抗状态。

【技术特征摘要】
【国外来华专利技术】2015.12.22 US 14/979,1561.一种电路，包括：多个关联电子开关(CES)，被布置以形成能配置的阻抗器，其中，每个CES能被配置至多个阻抗状态中的一个；以及至少一个编程电路，被配置以取决于至少一个输入信号而提供多个编程信号，其中，每个编程信号配置CES的阻抗状态。2.根据权利要求1所述的电路，其中，所述至少一个编程电路包括多个编程电路，每个编程电路被配置以提供所述多个编程信号的一个。3.根据权利要求2所述的电路，其中，所述多个阻抗状态包括第一阻抗状态和第二阻抗状态，以及其中，每个编程电路包括：第一驱动电路，用以提供第一编程信号以配置所述CES至所述第一阻抗状态中；以及第二驱动电路，用以提供第二编程信号以配置所述CES至所述第二阻抗状态中，其中，所述第一编程信号和所述第二编程信号中的一个取决于所述至少一个输入信号。4.根据权利要求2或3所述的电路，还包括耦接至所述至少一个编程电路或每个编程电路，且被布置以使得所述编程电路能取决于所述至少一个输入信号提供所述相应的编程信号的逻辑电路系统。5.根据任意前述权利要求所述的电路，还包括控制电路，被配置以：接收所述至少一个输入信号；以及取决于所述至少一个输入信号向所述至少一个编程电路提供至少一个控制信号，其中，所述至少一个编程电路取决于所述至少一个控制信号提供所述多个编程信号。6.根据任意前述权利要求所述的电路，其中，所述至少一个编程电路提供所述多个编程信号，使得配置一个CES的阻抗状态同时保持至少一个其它CES的阻抗状态不变。7.根据任意前述权利要求所述的电路，其中，所述至少一个编程电路提供所述多个编程信号，使得配置两个或更多个CES的所述阻抗状态同时保持所述多个CES的剩余CES的所述阻抗状态不变。8.根据任意前述权利要求所述的电路，其中，所述多个阻抗状态包括至少高阻抗状态和低阻抗状态。9.一种配置能配置的阻抗器的阻抗的方法...

【专利技术属性】
技术研发人员：阿齐兹·詹尼丁·巴夫纳加尔瓦拉，维卡斯·钱德拉，布莱恩·特雷西·克莱因，
申请(专利权)人：ARM有限公司，
类型：发明
国别省市：英国,GB