一种AGV控制器片上系统技术方案

本发明专利技术设计了一种AGV控制器片上系统，所述AGV控制器片上系统包括FPGA、外扩SDRAM模块、外扩Flash模块、配置芯片模块、电源管理模块、时钟模块、JTAG下载模块、AS配置模块、复位模块、实时时钟模块、通信接口模块、传感器接口模块、AD模块、运动控制模块、继电保护模块；通过EDA设计技术，将FPGA嵌入Nios II软核处理器及控制器组件，并嵌入实时操作系统，提高控制系统的稳定性、实时性和可靠性；实现AGV控制系统所必需的导航、定位、运动控制、信号采集、数据处理、安全保障、电源管理、通信及人机交互功能；有效的保护产品设计的知识产权，最大限度节约产品的研发、管理、设计、销售成本。

【技术实现步骤摘要】
一种AGV控制器片上系统
本专利技术属于机器人控制领域，具体是一种AGV控制器片上系统。
技术介绍
首台AGV始于上世纪二战后的美国，到了1980年代，欧洲的AGV技术也发展迅速，主要应用于工业、柔性制造装配系统、旨在减少工业劳动生产劳动力成本，随着现代电子技术和微电子技术的发展，AGV控制器技术水平不断提高，其应用领域也已经从生产车间延伸到机场、医院、商场等场合，越来越贴近生活，传统AGV控制器大多采用PLC、单片机、ARM等基于硬核处理器架构的微型控制器（MCU），几乎不允许用户裁剪处理器资源，也不允许定制用户指令，还需向硬核提供方支付知识产权费用，同时也具有软硬件资源受限、动态响应能力差的缺点。
技术实现思路
本专利技术为解决上述的不足，提供了一种AGV控制器片上系统，一种AGV控制器片上系统具有高度的设计灵活性、可移植性，最大限度的节约产品的研发、管理、生产、销售成本。为了实现上述专利技术目的，本专利技术采用的技术方案如下。一种AGV控制器片上系统，其特征在于所述控制器包括FPGA、外扩SRAM模块、外扩Flash模块、电源管理模块、时钟模块、JTAG下载模块、AS配置模块、复位模块、实时时钟模块、通信接口模块、传感器接口模块、AD模块、运动控制模块、继电保护模块。特别的，所述一种AGV控制器片上系统包括通信接口，实现与人机界面通讯。特别的，所述一种AGV控制器片上系统电源管理模块分别与其他模块连接，提供24V、12V，5V，3.3V、2.5V、1.2V的直流电源，为各个模块供电。特别的，所述一种AGV控制器片上系统复位模块与FPGA连接，通过两个复位按钮分别并联电阻电容接地，实现控制器系统低电平复位和配置过程的低电平延时复位。特别的，所述一种AGV控制器片上系统时钟模块分别与FPGA连接，为FPGA提供时钟信号。特别的，所述一种AGV控制器片上系统实时时钟模块与FPGA连接，为FPGA提供实时时钟。特别的，所述一种AGV控制器片上系统传感器接口模块与FPGA连接，FPGA将采集的各个外围传感器信号进行处理计算并输出。特别的，所述一种AGV控制器片上系统AD采样模块与FPGA连接，将采集的模拟信号转换为数字信号给FPGA进行分析处理。特别的，所述一种AGV控制器片上系统运动控制模块与FPGA连接，将FPGA生成的驱动指令经DA转换生成模拟驱动信号。特别的，所述的一种AGV控制器片上系统FPGA根据外围传感器的信号生成电机正转/反转指令、电机启停指令、电机制动指令、故障信号指令给电机驱动。特别的，所述一种AGV控制器片上系统继电保护模块与电源管理模块连接，为整个系统电路提供保护。本专利技术所述的一种AGV控制器片上系统具有的优点和有益效果为。1、本专利技术是一种基于FPGA为核心的AGV片上系统，具有很好的扩展性能。2、使用本专利技术的AGV控制器片上系统，只需匹配相应的外围硬件电路，便可快速完成控制系统的设计研发。3、本专利技术适用于工厂车间、机场、医院、商场等各种场合的搬运机器人的控制系统中。附图说明下面结合附图对本专利技术作进一步描述。图1是本专利技术一种AGV控制器片上系统原理框图。图2是本专利技术一种AGV控制器片上系统功能模块示意图。图3是本专利技术一种AGV控制器片上系统SOPC系统示意图。图4是本专利技术一种AGV控制器片上系统软件体系结构图。具体实施方式下面结合附图与具体实施实例对本专利技术作进一步的说明。如图1、图2所示，一种AGV控制器片上系统，其中所述的AGV控制器片上系统还包括外扩SRAM模块、外扩Flash模块、电源管理模块、时钟模块、JTAG下载模块、AS配置模块、复位模块、实时时钟模块、通信接口模块、传感器接口模块、AD模块、运动控制模块、继电保护模块。所述的FPGA为ALTERA公司CycloneIII系列EP3C25Q240C8N芯片，该芯片具有低功耗、支持热插拔操作、配置安全性高，高内存逻辑比，丰富的可配置IO资源，可靠的时钟管理，支持高速外部存储器接口等优异性能。所述的SRAM采用ISSI公司的IS61LV25616AL静态随机存储器芯片，该芯片是一款具有4M存储空间的高速静态随机存储器芯片，高速访问时间达到10ns，通过片选端CEn和使能输出端OEn可以方便的实现存储器扩展，其中，芯片的地址输入端A0-A17、数据输入输出端I/O0-I/O15、片选输入CEn、输出使能OEn、写使能WEn、数据高低位控制端UBn、LBn分别与FPGA的通用IO口连接。所述的Flash采用AMD公司的S29GL032N90TFI020闪存存储器芯片，该芯片是一款具有32M的闪存存储器，访问时间达到90ns，支持在线可偏程，也支持标准的EPROM编程，其中，芯片的地址输入端A0-A20、数据输入输出端DQ0-DQ7、片选输入CEn、输出使能OEn、写使能WEn、复位端RSTn分别与FPGA的通用IO口连接。所述的电源管理模块为采用TI公司的TPS54540芯片，该芯片具有低阻抗、输出电流大，输出电压稳定的特点，外部蓄电池输入24V电压，经TPS54540产生12V，5V，3.3V，2.5V，1.2V的电压供给控制器的各个模块。所述的时钟模块采用50MHz的有源晶振，连接FPGA的时钟引脚，通过FPGA内部配置的PLL组件对整个系统进行时钟管理。所述的实时时钟模块采用NXP公司的PCF8563芯片，PCF8563芯片具有实时时钟日历功能、同时具有可偏差输出时钟和中断源输出功能，能通过I2C总线进行数据传输。所述的通信接口模块分别采用TI公司的SN65HVD230CAN总线收发器芯片和MAXSIM公司的MAX323RS-232串口电平转换芯片。所述的传感器接口模块采用NEC公司的PS2805系列光耦芯片，传感器信号经PS2805芯片隔离，同时进行逻辑电平转换，输入给处理器进行分析处理。所述的AD模块采用Vishay公司的BAV99限幅器和TI公司的LM358运算放大器，将采集的电量信息转换成3.3V的模拟信号，然后经ADS1000进行ADS1000芯片进行AD转换。所述的运动控制模块采用AD公司的AD7225芯片，将FPGA输出的驱动指令经AD7225芯片DA转换后输出驱动模拟信号。所述的继电保护模块采用OMRON公司的G5V-2继电器组成逻辑互锁保护电路。如图3所示，是基于ALTERA公司的开发工具QuartusII里的Qsys嵌入式系统平台上构建的SOPC系统的示意图，包括片上RAM，NiOS-II软核处理器、Avalon总线、JTAGUART组件、系统ID组件、EPCS组件、SRAM组件、CFI控制器、Avalon三态桥、UART组件、定时器组件、PIO组件、CLOCK组件、ADC组件、DAC组件、RTC组件。所述的NiosII处理器是整个SOPC的核心，负责其他外围设备的运行和对应命令的处理。所述的Avalon总线是基于NiOS处理器对整个片内系统进行互联。所述的JTAGUART组件用于构建底层硬件和开发上层软件时的调试和下载。所述的系统ID组件是整个SOPC硬件系统的身份证，在添加此模块后系统会分配一个唯一的ID给NIOSII，在软件开发时识别选择的底层NIOSII硬件是否正确。所述的EPCS组件是SOPC用于控本文档来自技高网...

【技术保护点】
1.一种AGV控制器片上系统，其特征在于所述控制器包括FPGA、外扩SRAM模块、外扩Flash模块、电源管理模块、时钟模块、JTAG下载模块、AS配置模块、复位模块、实时时钟模块、通信接口模块、传感器接口模块、AD模块、运动控制模块、继电保护模块；外扩SRAM模块与FPGA连接，主要是用来扩展系统数据存储；外扩FLASH模块与FPGA连接，主要用来扩展系统保存数据；电源管理模块分别与其他模块连接，为各个模块提供电源；AS配置模块与FPGA连接，主要用来保存系统配置程序；复位模块与FPGA连接，提供系统复位和配置程序复位；时钟模块与FPGA连接，为控制器提供时钟源信号；实时时钟模块与FPGA连接，为控制器提供实时时钟；传感器接口模块与FPGA连接，将采集的各个传感器信号给FPGA分析处理；AD模块与FPGA连接，将采集的模拟信号装换为数字信号给FPGA进行分析处理；运动控制模块分别与FPGA和电机驱动连接，将FPGA生成的指令经DA模块转换成模拟信号给电机驱动；继电保护模块与电源管理模块连接，为整个系统电路提供保护。

【技术特征摘要】
1.一种AGV控制器片上系统，其特征在于所述控制器包括FPGA、外扩SRAM模块、外扩Flash模块、电源管理模块、时钟模块、JTAG下载模块、AS配置模块、复位模块、实时时钟模块、通信接口模块、传感器接口模块、AD模块、运动控制模块、继电保护模块；外扩SRAM模块与FPGA连接，主要是用来扩展系统数据存储；外扩FLASH模块与FPGA连接，主要用来扩展系统保存数据；电源管理模块分别与其他模块连接，为各个模块提供电源；AS配置模块与FPGA连接，主要用来保存系统配置程序；复位模块与FPGA连接，提供系统复位和配置程序复位；时钟模块与FPGA连接，为控制器提供时钟源信号；实时时钟模块与FPGA连接，为控制器提供实时时钟；传感器接口模块与FPGA连接，将采集的各个传感器信号给FPGA分析处理；AD模块与FPGA连接，将采集的模拟信号装换为数字信号给FPGA进行分析处理；运动控制模块分别与FPGA和电机驱动连接，将FPGA生成的指令经DA模块转换成模拟信号给电机驱动；继电保护模块与电源管理模块连接，为整个系统电路提供保护。2.如权利要求1所述的一...

【专利技术属性】
技术研发人员：史雄峰，杨光永，
申请(专利权)人：云南民族大学，史雄峰，
类型：发明
国别省市：云南,53