一种基于FPGA实现的D/A转换器制造技术

本发明专利技术揭示了一种基于FPGA实现的D/A转换器，电阻串联网络中的每一个电阻值均相等，则每一个节点的电压分别对应于每一个数字信号输入值所对应的模拟电压值。当数字信号输入到基于FPGA实现的单刀多掷开关的数字信号输入端口时，单刀多掷开关依据这一输入值将开关拨转到对应的模拟信号输入端口，从而将串联电阻分压得到的对应的电压值输出至模拟信号输出端口，此时D/A转换器的输出电压值就是数字信号转换后的模拟电压值。

【技术实现步骤摘要】
一种基于FPGA实现的D/A转换器
本专利技术涉及一种基于FPGA实现的D/A转换器(模/数转换器，DigitaltoAnalogConverter，以下简称DAC)。
技术介绍
FPGA(Field--ProgrammableGateArray)，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。以硬件描述语言(Verilog或VHDL)所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA上进行测试，是现代IC设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路(比如AND、OR、XOR、NOT)或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器(Flip--flop)或者其他更加完整的记忆块。FPGA采用了逻辑单元阵列LCA(LogicCellArray)这样一个概念，内部包括可配置逻辑模块CLB(ConfigurableLogicBlock)、输入输出模块IOB(InputOutputBlock)和内部连线(Interconnect)三个部分。D/A转换器简称DAC，是将数字量转换为模拟量的电路，主要用于数据传输系统、自动测试设备、医疗信息处理、电视信号的数字化、图像信号的处理和识别、数字通信和语音信息处理等。D/A转换器基本上由4个部分组成，即权电阻网络、运算放大器、基准电源和模拟开关。模数转换器中一般都要用到数模转换器，模数转换器即A/D转换器，简称ADC，它是把连续的模拟信号转变为离散的数字信号的器件。
技术实现思路
本专利技术的目的在于提供一种与几种经典的D/A转换器技术架构不同的一种基于FPGA实现的D/A转换器。经典的DAC的结构、原理为：DAC主要由数字寄存器、模拟电子开关、位权网络、求和运算放大器和基准电压源(或恒流源)组成。用存于数字寄存器的数字量的各位数码，分别控制对应位的模拟电子开关，使数码为1的位在位权网络上产生与其位权成正比的电流值，再由运算放大器对各电流值求和，并转换成电压值。根据位权网络的不同，可以构成不同类型的DAC，如权电阻网络DAC、R-2R倒T形电阻网络DAC和单值电流型网络DAC等。权电阻网络DAC的转换精度取决于基准电压VREF，以及模拟电子开关、运算放大器和各权电阻值的精度。它的缺点是各权电阻的阻值都不相同，位数多时，其阻值相差甚远，这给保证精度带来很大困难，特别是对于集成电路的制作很不利，因此在集成的DAC中很少单独使用该电路。它由若干个相同的R、2R网络节组成，每节对应于一个输入位。节与节之间串接成倒T形网络。R-2R倒T形电阻网络DAC是工作速度较快、应用较多的一种。和权电阻网络比较，由于它只有R、2R两种阻值，从而克服了权电阻阻值多，且阻值差别大的缺点。电流型DAC则是将恒流源切换到电阻网络中，恒流源内阻极大，相当于开路，所以连同电子开关在内，对它的转换精度影响都比较小，又因电子开关大多采用非饱和型的ECL开关电路，使这种DAC可以实现高速转换，转换精度较高。按解码网络结构不同，经典的(传统的)D/A转换器可分为如下几类：T型电阻网络D/A转换器，倒T型电阻网络D/A转换器，权电流D/A转换器，权电阻网络D/A转换器。在介绍本专利技术的技术方案之前，专利技术人首先需要特别指出的是：为了避免本专利技术被不恰当地贬低创造性、避免后见之明(事后诸葛亮)，在评价本专利技术的创造性时，应当特别考虑：在本专利技术提出申请之前，是否有本领域技术人员意识到本专利技术在
技术介绍
中提到的技术问题、在本专利技术提出申请之前本领域技术人员是否有动机提出本专利技术的技术方案、本专利技术的改进的技术方案的精髓在何处、电路类专利技术的创造性评价不应简单地由电路各组成部分的常见性而后见之明地认为可由各类现有组件/元件拼凑得到！实现本专利技术目的具体技术方案是：本专利技术的一种基于FPGA实现的D/A转换器，设D/A转换器的数字位数为m，该D/A转换器包含有：2m个阻值均为R的电阻，基于FPGA实现的单刀多掷开关，以及标准参考电压源；基于FPGA实现的单刀多掷开关具有m个数字信号输入端口、2m个模拟信号输入端口以及1个模拟信号输出端口，m个数字信号输入端口接收输入的数字信号，并根据所接收的数字信号进行FPGA实现的单刀多掷开关状态控制，使得2m个模拟信号输入端口中有且仅有一个端口与模拟信号输出端口处于连通状态，其余模拟信号输入端口与模拟信号输出端口均处于断开状态，并且与模拟信号输出端口处于连通状态的模拟信号输入端口的编号唯一对应于输入的数字信号所对应的数值；2m个阻值相同的电阻串联成一个总阻值为2mR的串联电阻，该串联电阻中第0个电阻的一端接地，第2m-1个电阻的另一端连接至标准参考电压端VREF，该串联电阻从第0个电阻至第2m-1个电阻依次具有第0个节点、第1个节点、第2个节点、……、第2m-2个节点、第2m-1个节点；基于FPGA实现的单刀多掷开关的第0个模拟信号输入端口连接至所述串联电阻的第0个节点，基于FPGA实现的单刀多掷开关的第1个模拟信号输入端口连接至所述串联电阻的第1个节点，基于FPGA实现的单刀多掷开关的第2个模拟信号输入端口连接至所述串联电阻的第2个节点，依次类推，直至基于FPGA实现的单刀多掷开关的第2m-1个模拟信号输入端口连接至所述串联电阻的第2m-1个节点。本专利技术的D/A转换器结构如图5所示。优选地，为了减小D/A转换器的内阻，增强D/A转换器带负载能力，D/A转换器的输出端口OUTPUT连接有电压跟随器。优选地，电压跟随器由运算放大器构成。优选地，电阻R的值为KΩ至MΩ量级；优选地，电阻R的值为10KΩ至100KΩ量级；具体地，基于FPGA实现的单刀多掷开关，通过硬件描述语言编程来设定FPGA芯片内部的多个多路复用器的连接关系来实现。FPGA芯片主要由7部分完成，分别为：可编程输入输出单元、基本可编程逻辑单元、完整的时钟管理、嵌入块RAM、丰富的布线资源、内嵌的底层功能单元和内嵌专用硬件模块。可编程输入/输出单元简称I/O单元，是芯片与外界电路的接口部分，完成不同电气特性下对输入/输出信号的驱动与匹配要求；可配置逻辑块，可配置逻辑块是FPGA内的基本逻辑单元。每个可配置逻辑块都包含一个可配置开关矩阵，此矩阵由4或6个输入、一些选型电路(多路复用器等)和触发器组成。开关矩阵是高度灵活的，可以对其进行配置以便处理组合逻辑、移位寄存器或RAM；FPGA均提供数字时钟管理器。FPGA具有内嵌的块RAM，这大大拓展了FPGA的应用范围和灵活性。块RAM可被配置为单端口RAM、双端口RAM、内容地址存储器(CAM)以及FIFO等常用存储结构。每个可配置逻辑块由两个4输入的函数、进位逻辑、算术逻辑、存储逻辑和函数复用器组成。算术逻辑包括一个异或门(XORG)和一个专用与门(MULTAND)，一个异或门可以使一个Slice实现2bit全加操作，专用与门用于提高乘法器的效率；进位逻辑由专用进位信号和函数复用器(MUXC)组成，用于实现快速的算术加减法操作；本文档来自技高网...

【技术保护点】
1.一种基于FPGA实现的D/A转换器，其特征在于：设D/A转换器的数字位数为m，该D/A转换器包含有：2m个阻值均为R的电阻，基于FPGA实现的单刀多掷开关，以及标准参考电压源；基于FPGA实现的单刀多掷开关具有m个数字信号输入端口、2m个模拟信号输入端口以及1个模拟信号输出端口，m个数字信号输入端口接收输入的数字信号，并根据所接收的数字信号进行FPGA实现的单刀多掷开关状态控制，使得2m个模拟信号输入端口中有且仅有一个端口与模拟信号输出端口处于连通状态，其余模拟信号输入端口与模拟信号输出端口均处于断开状态，并且与模拟信号输出端口处于连通状态的模拟信号输入端口的编号唯一对应于输入的数字信号所对应的数值；2m个阻值相同的电阻串联成一个总阻值为2mR的串联电阻，该串联电阻中第0个电阻的一端接地，第2m‑1个电阻的另一端连接至标准参考电压端VREF，该串联电阻从第0个电阻至第2m‑1个电阻依次具有第0个节点、第1个节点、第2个节点、……、第2m‑2个节点、第2m‑1个节点；基于FPGA实现的单刀多掷开关的第0个模拟信号输入端口连接至所述串联电阻的第0个节点，基于FPGA实现的单刀多掷开关的第1个模拟信号输入端口连接至所述串联电阻的第1个节点，基于FPGA实现的单刀多掷开关的第2个模拟信号输入端口连接至所述串联电阻的第2个节点，依次类推，直至基于FPGA实现的单刀多掷开关的第2m‑1个模拟信号输入端口连接至所述串联电阻的第2m‑1个节点；D/A转换器的输出端口OUTPUT连接有电压跟随器；电压跟随器由运算放大器构成；当数字信号输入到基于FPGA实现的单刀多掷开关的数字信号输入端口时，单刀多掷开关依据这一输入值将开关拨转到对应的模拟信号输入端口，从而将串联电阻从标准参考电压端VREF分压得到的对应的电压值输出至模拟信号输出端口，此时D/A转换器的输出电压值就是数字信号转换后的模拟电压值；所述基于FPGA实现的单刀多掷开关，是通过硬件描述语言编程来设定FPGA芯片内部的多个多路复用器的连接关系来实现；FPGA芯片包括：可编程输入输出单元、基本可编程逻辑单元、时钟管理单元、嵌入块RAM、布线资源、内嵌的底层功能单元和内嵌专用硬件模块；可编程输入/输出单元，是芯片与外界电路的接口部分；可配置逻辑块，可配置逻辑块是FPGA内的基本逻辑单元，每个可配置逻辑块都包含一个可配置开关矩阵，此矩阵由4或6个输入、多个多路复用器和触发器组成。...

【技术特征摘要】
1.一种基于FPGA实现的D/A转换器，其特征在于：设D/A转换器的数字位数为m，该D/A转换器包含有：2m个阻值均为R的电阻，基于FPGA实现的单刀多掷开关，以及标准参考电压源；基于FPGA实现的单刀多掷开关具有m个数字信号输入端口、2m个模拟信号输入端口以及1个模拟信号输出端口，m个数字信号输入端口接收输入的数字信号，并根据所接收的数字信号进行FPGA实现的单刀多掷开关状态控制，使得2m个模拟信号输入端口中有且仅有一个端口与模拟信号输出端口处于连通状态，其余模拟信号输入端口与模拟信号输出端口均处于断开状态，并且与模拟信号输出端口处于连通状态的模拟信号输入端口的编号唯一对应于输入的数字信号所对应的数值；2m个阻值相同的电阻串联成一个总阻值为2mR的串联电阻，该串联电阻中第0个电阻的一端接地，第2m-1个电阻的另一端连接至标准参考电压端VREF，该串联电阻从第0个电阻至第2m-1个电阻依次具有第0个节点、第1个节点、第2个节点、……、第2m-2个节点、第2m-1个节点；基于FPGA实现的单刀多掷开关的第0个模拟信号输入端口连接至所述串联电阻的第0个节点，基于FPGA实现的单刀多掷开关的第1个模拟信号输入端口连接至所述串联电阻的第1个节点，基于FPGA实现的单刀多掷开关的第2个模拟信号输入端口连接至所述串联电阻的第2个节点，依次类推，直至基于FPGA实现的单刀多掷开关的第2m-1个模拟信号输入端口连接至所述串联电阻的第2m-1个节点；D/A转换器的输出端口OUTPUT连接有电压跟随器；电压跟随器由运算放大器构成；当数字信号输入到基...

【专利技术属性】
技术研发人员：宋长青，王志亮，尹海宏，王敬时，
申请(专利权)人：南通大学，
类型：发明
国别省市：江苏,32