一种基于CPLD技术的MVB总线数据解码及收集方法技术

本发明专利技术提供一种基于CPLD技术的MVB总线数据解码及收集方法，本发明专利技术遵循TCN标准规定，利用CPLD芯片对MVB总线数据解码，并将解码后的数据收集存储在FIFO(First Input First Output先进先出队列)芯片内。CPLD芯片内包括以下逻辑功能模块：数字信号滤波模块、起始位判断模块、位数据判断模块、主帧序列判断模块、从帧序列判断模块、串行数据转并行数据模块、帧数据结束判断模块、数据存储控制模块、数据错误判断模块。方法中加入数字信号滤波功能，提高了解码数据的准确性，实现了对MVB总线数据在线、实时解码和存储的功能。

A MVB bus data decoding and collection method based on CPLD Technology

The invention provides a method of MVB bus data decoding and collecting based on CPLD technology. The method complies with TCN standard, uses CPLD chip to decode MVB bus data, and stores the decoded data collection in FIFO chip. The CPLD chip includes the following logic modules: digital signal filtering module, start bit judgment module, bit data judgment module, main frame sequence judgment module, slave frame sequence judgment module, serial data to parallel data module, frame data end judgment module, data storage control module, data error judgment module. In this method, digital signal filtering function is added to improve the accuracy of decoding data, and the functions of on-line and real-time decoding and storing MVB bus data are realized.

【技术实现步骤摘要】
一种基于CPLD技术的MVB总线数据解码及收集方法
本专利技术涉及列车网络通讯领域，尤其涉及一种基于CPLD技术的MVB总线数据解码及收集方法技术背景MVB(MultifunctionVehicleBus，多功能车辆总线)是一种主要用于有互操作性和互换性要求的互联设备之间的串行数据通信总线，是TCN(TrainCommunicationNet，列车通信网)的一部分，遵循IEC61375-1《列车通信网络》(简称TCN标准)标准。随着我国高铁和城市轨道交通的快速发展，满足TCN标准的MVB产品被越来越多的应用到列车控制当中。利用TCN协议高效、可靠的对MVB总线数据解码和收集，对列车网络数据分析、故障判断、控制系统测试和调试都至关重要。现有的MVB总线数据解码方式有以下两种：1、利用示波器进行解码，示波器抓取总线波形，并使用软件对波形进行高低电平分析，最终实现总线解码；2、利用逻辑分析仪解码，逻辑分析仪获取总线高低电平，并使用软件对高低电平进行解码。可以看出，现有解码方式不具备实时性，不能对总线数据在线实时解码并收集。
技术实现思路
本专利技术要解决的技术问题是，利用CPLD技术提供一种在线、实时解码MVB总线数据并对解码后数据进行收集存储的方法。为解决以上技术问题，本专利技术按照TCN标准规定，利用CPLD芯片对MVB总线数据解码，并将解码后的数据收集存储在FIFO(FirstInputFirstOutput先进先出队列)芯片内。CPLD芯片内包括以下逻辑功能模块：数字信号滤波模块、起始位判断模块、位数据判断模块、主帧序列判断模块、从帧序列判断模块、串行数据转并行数据模块、帧数据结束判断模块、数据存储控制模块、数据错误判断模块。所述数字信号滤波模块对TCN标准规定的1.5兆赫兹MVB总线信号进行采样、信号处理、总线信号还原；所述起始位判断模块按照TCN标准规定对MVB总线通讯数据起始位进行判断，同时触发解码操作；所述位数据判断模块按照TCN标准规定对位数据“0”、位数据“1”、位数据“NH”和位数据“NL”解码判断；所述主帧序列判断模块按照TCN标准规定对主帧数据开始定界符比较判断，触发主帧数据解码；所述从帧序列判断模块按照TCN标准规定对从帧数据开始定界符比较判断，触发从帧数据解码；所述串行数据转并行数据模块根据所述位数据判断模块，将每8位串行总线数据转换为并行数据；所述帧数据结束判断模块按照TCN标准规定，同时根据所述位数据判断模块对帧数据传输结束做出判断，并触发下一次数据传输监测操作；所述数据存储控制模块将所述串行数据转并行数据模块输出的并行数据，按照先进先出的原则存储到FIFO芯片中；所述数据错误判断模块按照TCN标准规定，并根据所述位数据判断模块、所述帧数据结束判断模块和从帧响应时间对MVB总线数据传输错误进行判断。本专利技术所提供的MVB总线数据解码和收集方法，其特征在于，包括以下步骤：步骤一，对CPLD芯片内各个逻辑功能模块进行复位初始化操作；步骤二，所述数字信号滤波模块，对输入的MVB总线数字信号进行滤波处理；步骤三，所述起始位判断模块对步骤二处理后的总线信号实时监测，当有满足起始位要求的信号后，触发后续的解码操作；步骤四，所述主帧序列判断模块和所述从帧序列判断模块，同时对起始位后的总线序列进行主从帧序列判断，当序列满足主帧开始定界符时触发主帧数据解码，当序列满足从帧开始定界符时触发从帧数据解码。步骤五，主从帧数据解码，所述串行数据转并行数据模块将每8位串行总线数据转换成并行总线数据，并行总线数据为16位，其中：第1到8位为总线通信数据，第9到15位为帧序列号，第16位为主从帧标志。同时，所述数据错误判断模块对位数据错误进行判断，当有位错误发生时，结束本次解码返回到步骤一，并给出错误中断；步骤六，每8位串行总线数据转并行总线数据触发一次所述数据存储控制模块操作，将16位并行数据写入FIFO芯片内；步骤七，当所述帧数据结束判断模块监测到帧结束标志后停止本次帧传输解码操作，将各个逻辑模块复位到初始化状态，开始下一次的帧解码操作，从步骤一重新开始。同时，所述数据错误判断模块对结束位错误进行判断，当有结束位错误发生时，给出错误中断；步骤八，在主帧数据传输结束后，所述数据错误判断模块触发定时器，并对接下来的从帧响应时间进行判断，若超时则给出从帧响应超时错误中断。本专利技术的积极效果在于：本专利技术所公开的利用CPLD技术对MVB总线数据解码及收集方法，其逻辑功能结构中包括数字信号滤波模块、起始位判断模块、位数据判断模块、主帧序列判断模块、从帧序列判断模块、串行数据转并行数据模块、帧数据结束判断模块、数据存储控制模块、数据错误判断模块。方法中加入数字信号滤波功能，提高了解码数据的准确性，并实现了按照TCN标准对MVB总线数据在线、实时解码和存储的功能。为列车网络数据分析、故障判断、控制系统测试和调试提供了在线、实时操作的方法和手段。附图说明图1本专利技术一种基于CPLD技术的MVB总线数据解码及收集方法的功能结构示意图图2本专利技术一种基于CPLD技术的MVB总线数据解码及收集方法的工作流程示意图图3本专利技术数字信号滤波模块原理示意图图4本专利技术起始位判断模块原理示意图图5本专利技术位数据判断、结束位判断、位错误判断和结束位错误判断原理示意图图6本专利技术主从帧序列判断原理示意图图7本专利技术串行数据转并行数据模块原理示意图具体实施方式为使本专利技术的目的、技术方案和方法更加清楚，下面将结合本专利技术中的附图，对本专利技术中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。如图1所示：一种基于CPLD技术的MVB总线数据解码及收集方法，其逻辑功能模块包含数字信号滤波模块、起始位判断模块、位数据判断模块、主帧序列判断模块、从帧序列判断模块、串行数据转并行数据模块、帧数据结束判断模块、数据存储控制模块、数据错误判断模块。本实施案例的工作流程如图2所示：系统得电复位各逻辑功能模块初始化，系统实时采集MVB总线信号，总线数字信号为1.5兆赫兹，采样频率为48兆赫兹；总线数字信号经过信号滤波处理后进入起始位判断模块，根据TCN标准的规定对起始位进行判断，起始位成功接收表示总线上有数据开始传输；起始位后面的8位数据为主从帧定界符，根据TCN标准的规定判断此次传输的数据为主帧或从帧；主从帧判定完成后，开始帧数据的解码，将帧数据中每8位串行数据转换成并行数据，并行数据为16位，第1到8位为帧数据，第9到15位为帧序列号，第16位为主从帧标志，转换结束后将该16位数据存入FIFO芯片中；根据TCN标准的规定MVB总线数据传输结束后有1位结束位标志，当监测到结束位时，结束本次解码并将解码数据存入FIFO后复位各逻辑功能模块，开始下一次数据解码操作；本专利技术中加入了MVB总线数据传输错误判断功能，按照TCN标准的规定对数据位错误、结束位错误和从帧响应超时进行判断，其中从帧响应超时限定为42.7微秒，当监测到以上三种中任意一种错误时，系统结束当前解码操作，复位各逻辑功能模块，开始下一次数据解码操作，并给出错误中断本文档来自技高网...

【技术保护点】
1.一种基于CPLD技术的MVB总线数据解码及收集方法，其结构特征在于，包括：利用CPLD芯片实现本专利技术方法，其逻辑功能模块有：数字信号滤波模块、起始位判断模块、位数据判断模块、主帧序列判断模块、从帧序列判断模块、串行数据转并行数据模块、帧数据结束判断模块、数据存储控制模块、数据错误判断模块；所述数字信号滤波模块对TCN标准规定的1.5兆赫兹MVB总线信号进行采样、信号处理、总线信号还原；所述起始位判断模块按照TCN标准规定对MVB总线通讯数据起始位进行判断，同时触发解码操作；所述位数据判断模块按照TCN标准规定对位数据“0”、位数据“1”、位数据“NH”和位数据“NL”解码判断；所述主帧序列判断模块按照TCN标准规定对主帧数据开始定界符比较判断，触发主帧数据解码；所述从帧序列判断模块按照TCN标准规定对从帧数据开始定界符比较判断，触发从帧数据解码；所述串行数据转并行数据模块根据所述位数据判断模块，将每8位串行总线数据转换为并行数据；所述帧数据结束判断模块按照TCN标准规定，同时根据所述位数据判断模块对帧数据传输结束做出判断，并触发下一次数据传输监测操作；所述数据存储控制模块将所述串行数据转并行数据模块输出的并行数据，按照先进先出的原则存储到FIFO芯片中；所述数据错误判断模块按照TCN标准规定，并根据所述位数据判断模块、所述帧数据结束判断模块和从帧响应时间对MVB总线数据传输错误进行判断。...

【技术特征摘要】
1.一种基于CPLD技术的MVB总线数据解码及收集方法，其结构特征在于，包括：利用CPLD芯片实现本发明方法，其逻辑功能模块有：数字信号滤波模块、起始位判断模块、位数据判断模块、主帧序列判断模块、从帧序列判断模块、串行数据转并行数据模块、帧数据结束判断模块、数据存储控制模块、数据错误判断模块；所述数字信号滤波模块对TCN标准规定的1.5兆赫兹MVB总线信号进行采样、信号处理、总线信号还原；所述起始位判断模块按照TCN标准规定对MVB总线通讯数据起始位进行判断，同时触发解码操作；所述位数据判断模块按照TCN标准规定对位数据“0”、位数据“1”、位数据“NH”和位数据“NL”解码判断；所述主帧序列判断模块按照TCN标准规定对主帧数据开始定界符比较判断，触发主帧数据解码；所述从帧序列判断模块按照TCN标准规定对从帧数据开始定界符比较判断，触发从帧数据解码；所述串行数据转并行数据模块根据所述位数据判断模块，将每8位串行总线数据转换为并行数据；所述帧数据结束判断模块按照TCN标准规定，同时根据所述位数据判断模块对帧数据传输结束做出判断，并触发下一次数据传输监测操作；所述数据存储控制模块将所述串行数据转并行数据模块输出的并行数据，按照先进先出的原则存储到FIFO芯片中；所述数据错误判断模块按照TCN标准规定，并根据所述位数据判断模块、所述帧数据结束判断模块和从帧响应时间对MVB总线数据传输错误进行判断。2.根据权利要求...

【专利技术属性】
技术研发人员：王健，
申请(专利权)人：王健，
类型：发明
国别省市：上海,31