阻抗匹配电路与接口电路制造技术

本发明专利技术提供了一种阻抗匹配电路与接口电路。阻抗匹配电路包括：参考电压产生电路，用以产生参考电压；控制信号产生电路，用以产生多个控制信号；以及电路子单元，耦接至参考电压产生电路与控制信号产生电路，接收参考电压以及多个控制信号，其中电路子单元包括多个晶体管，该多个晶体管根据多个控制信号的电压电平被导通或关闭，用以于接口电路被供电时，提供与接收器的阻抗相匹配的阻抗，其中参考电压被供应至该多个晶体管的衬底，使得多个晶体管的衬底的电压不为零。通过本发明专利技术可以为应用阻抗匹配电路的传送器提供更好的阻抗匹配，并且可有效保护传送器中的晶体管无须承受过高电压，以避免电子组件因无法承受过高电压而损坏。

Impedance matching circuit and interface circuit

The invention provides an impedance matching circuit and an interface circuit. The impedance matching circuit includes a reference voltage generating circuit for generating a reference voltage, a control signal generating circuit for generating a plurality of control signals, and a circuit subunit coupled to a reference voltage generating circuit and a control signal generating circuit for receiving a reference voltage and a plurality of control signals, in which a circuit subunit packet is included. A plurality of transistors are included, which are turned on or off according to the voltage levels of a plurality of control signals, for providing an impedance matching the impedance of the receiver when the interface circuit is powered, wherein the reference voltage is supplied to the substrate of the plurality of transistors so that the voltage on the substrate of the plurality of transistors is not zero. The invention can provide better impedance matching for the conveyor using impedance matching circuit, and can effectively protect the transistor in the conveyor from being subjected to excessive voltage, so as to avoid the damage of the electronic components due to being unable to withstand excessive voltage.

【技术实现步骤摘要】
阻抗匹配电路与接口电路
本专利技术关于阻抗匹配电路，特别是，适用于高分辨率多媒体接口(High-DefinitionMultimediaInterface，HDMI)传送器的阻抗匹配电路，不仅能有效达成与HDMI接收器阻抗匹配的结果，并且可有效保护HDMI传送器的晶体管无须承受过高的电压。
技术介绍
因数字信号处理技术以及视频与音频信号的数字编码格式的发展，数字电视信号的分布已越来越广。此时，高分辨率显示器也可见于市场上。为符合将高分辨率显示器及数字信号源相互连接的需求，开发出一种数字传输接口规格，即高分辨率多媒体接口(High-DefinitionMultimediaInterface，HDMI)。HDMI为用于发送未压缩数字数据的音频/视频接口。HDMI传送器(transmitter，缩写为TX)与HDMI接收器(receiver，缩写为RX)之间通过电线连接。图1显示了传统技术中的HDMI传送器与HDMI接收器框图。HDMI传送器(HDMI_TX)10与HDMI接收器(HDMI_RX)20之间通过电线连接。DP_DRV与DN_DRV为用以接收差分输入信号的输入端。由于18IO制程制作的晶体管仅能承受1.8伏特耐压的限制，因此传统技术中，HDMI传送器10的架构会受限于图1的架构，其中阻抗匹配电路100不会耦接至3.3伏特的系统高电压，使得晶体管无须承受3.3伏特的系统高电压。然而，于传统技术的架构中，HDMI规格所规定的电压摆幅无法被完全应用，使得阻抗匹配电路100形成的阻抗无法达到50欧姆的匹配状态。为了解决阻抗匹配的问题，同时考虑到晶体管的耐压限制，需要一种新的阻抗匹配电路，适用于HDMI传送器，不仅能有效达成阻抗匹配的结果，并且可有效保护晶体管无须承受过高电压，以避免电子组件因无法承受过高电压而损坏。
技术实现思路
有鉴于此，本专利技术提供了一种阻抗匹配电路与接口电路，以解决上述技术问题。本专利技术之一实施例提供一种阻抗匹配电路，适用于一接口电路，阻抗匹配电路包括：参考电压产生电路，用以产生参考电压；控制信号产生电路，用以产生多个控制信号；以及电路子单元，耦接至该参考电压产生电路与该控制信号产生电路，用以接收该参考电压以及该多个控制信号，其中该电路子单元包括多个晶体管，该多个晶体管根据该多个控制信号的电压电平被导通或关闭，用以于该接口电路被供电时，提供与接收器的阻抗相匹配的阻抗，其中该参考电压被供应至该多个晶体管的衬底，使得该多个晶体管的衬底的电压不为零。本专利技术之一实施例提供一种接口电路，包括差分放大器和上述的阻抗匹配电路，差分放大器包括用以接收一对差分输入信号的第一输入端与第二输入端，以及用以输出一对差分输出信号的第一输出端与第二输出端。通过本专利技术可以为应用阻抗匹配电路的传送器提供更好的阻抗匹配，并且可有效保护传送器中的晶体管无须承受过高电压，以避免电子组件因无法承受过高电压而损坏。附图说明图1显示了传统技术中的HDMI传送器与HDMI接收器框图。图2显示了根据本专利技术的实施例的传送器与接收器的接口电路框图。图3显示了根据本专利技术的实施例所述的阻抗匹配电路的框图。图4显示了根据本专利技术的第一实施例所述的阻抗匹配电路的示例电路图。图5显示了根据本专利技术的第二实施例所述的阻抗匹配电路的示例电路图。图6显示了根据本专利技术的第三实施例所述的阻抗匹配电路的示例电路图。具体实施方式为使本专利技术上述和其他目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合图式，作详细说明。图2显示了根据本专利技术的实施例的传送器与接收器的接口电路框图。于本专利技术之实施例中，接口电路可以为高分辨率多媒体接口(HDMI)电路。因此，图2为显示HDMI传送器与HDMI接收器的接口电路方块图。根据本专利技术的实施例，HDMI传送器(HDMI_TX)的接口电路30可包括差分放大器50以及阻抗匹配电路200。差分放大器50包括用以接收一对差分输入信号的输入端DN_DRV与DP_DRV，以及用以输出一对差分输出信号的输出端CH_M与CH_P。阻抗匹配电路200用以提供一阻抗，其匹配于HDMI接收器(HDMI_RX)20的阻抗。HDMI传送器30与HDMI接收器20之间透过电线连接。值得注意的是，图2中所示阻抗匹配电路200，其包含了电阻与开关装置，仅为本专利技术的示意图。阻抗匹配电路的电路架构将于以下段落做更详细的讨论。于本专利技术的实施例中，阻抗匹配电路200可耦接至电压源VDD，其中电压源VDD用以提供系统高电压，例如，3.3伏特的系统高电压。通过适当的设计阻抗匹配电路200的电路架构，使得即便阻抗匹配电路200耦接至电压源VDD，内部的电子组件也不会因无法承受过高电压而损坏。此外，通过适当的设计阻抗匹配电路200的电路架构，也可有效解决漏电流自HDMI接收器20回流至HDMI传送器30的问题。于传统技术中，当HDMI传送器未被供电或电源关闭，而HDMI接收器插入HDMI传送器时，电流从HDMI接收器经过输出端CH_M与CH_P回流至HDMI传送器，从而在HDMI传送器中造成漏电流。然而，于本专利技术的实施例中，阻抗匹配电路200可于HDMI传送器未被供电或电源关闭时有效阻挡漏电流，以避免漏电流对于电子组件造成损坏。此外，相较于传统技术中电压摆幅无法被完全应用使得阻抗匹配电路无法提供达到50欧姆的匹配阻抗，于本专利技术的实施例中，HDMI规格所规定的电压摆幅可完全被应用，并且阻抗匹配电路200可提供50欧姆的匹配阻抗。图3显示了根据本专利技术的实施例所述的阻抗匹配电路的框图。阻抗匹配电路300可包括参考电压产生电路310、控制信号产生电路320以及电路子单元330。参考电压产生电路310用以产生参考电压Vnwell。控制信号产生电路320用以根据参考电压Vnwell以及电源就绪信号RSTB产生多个控制信号，其中电源就绪信号RSTB用以指示HDMI传送器的电源状态。举例而言，当HDMI传送器已被供电，代表HDMI传送器的电源状态已就绪，此时电压源VDD具有非零电压，电源就绪信号RSTB可被设定为高电平。当HDMI传送器未被供电，代表HDMI传送器的电源状态未就绪，此时电压源VDD的电压为0，电源就绪信号RSTB可被设定为低电平。电路子单元330耦接至参考电压产生电路310与控制信号产生电路320，用以接收参考电压Vnwell以及控制信号。根据本专利技术的实施例，电路子单元330可包括多个晶体管，其中多个晶体管根据控制信号的电压电平被导通或关闭，使得阻抗匹配电路300可于HDMI传送器被供电时，提供50欧姆的匹配阻抗。此外，藉由将参考电压Vnwell供应至该多个晶体管中的一个或多个，使得于HDMI传送器未被供电且HDMI接收器插入时，一个或多个晶体管的衬底(bulk)电压可被控制不为零，以解决上述漏电流的问题。这是由于PMOS晶体管的漏极到衬底，源极到衬底均存在寄生的PN二极管，衬底电压需要在传送器有供电而接收器没供电，以及传送器没供电而接收端有供电这两种情况下进行切换，以阻止耦接至电压源VDD的寄生二极管导通，避免漏电流回流。在本专利技术的实施方式中，晶体管例示为PMOS晶体管，本专利技术并不限于此。图4显示了根据本专利技术的第一实施例所述的阻抗匹配电路的示例电路图。阻抗匹配电路4本文档来自技高网...

【技术保护点】
1.一种阻抗匹配电路，适用于一接口电路，包括：参考电压产生电路，用以产生参考电压；控制信号产生电路，用以产生多个控制信号；以及电路子单元，耦接至该参考电压产生电路与该控制信号产生电路，用以接收该参考电压以及该多个控制信号，其中该电路子单元包括多个晶体管，该多个晶体管根据该多个控制信号的电压电平被导通或关闭，用以于该接口电路被供电时，提供与接收器的阻抗相匹配的阻抗，其中该参考电压被供应至该多个晶体管的衬底，使得该多个晶体管的衬底的电压不为零。

【技术特征摘要】
1.一种阻抗匹配电路，适用于一接口电路，包括：参考电压产生电路，用以产生参考电压；控制信号产生电路，用以产生多个控制信号；以及电路子单元，耦接至该参考电压产生电路与该控制信号产生电路，用以接收该参考电压以及该多个控制信号，其中该电路子单元包括多个晶体管，该多个晶体管根据该多个控制信号的电压电平被导通或关闭，用以于该接口电路被供电时，提供与接收器的阻抗相匹配的阻抗，其中该参考电压被供应至该多个晶体管的衬底，使得该多个晶体管的衬底的电压不为零。2.根据权利要求1所述的阻抗匹配电路，其特征在于，该控制信号产生电路根据该参考电压以及用以指示该接口电路的电源状态的电源就绪信号产生该多个控制信号。3.根据权利要求1所述的阻抗匹配电路，其特征在于，于该接口电路未被供电时，该参考电压产生电路根据该接口电路的第一输出端与第二输出端的回授电压产生该参考电压。4.根据权利要求1所述的阻抗匹配电路，其特征在于，该电路子单元包括：第一组晶体管，该第一组晶体管耦接于电压源以及第一输出端之间；以及第二组晶体管，该第二组晶体管耦接于该电压源以及第二输出端之间。5.根据权利要求4所述的阻抗匹配电路，其特征在于，该第一组晶体管和该第二组晶体管均包括串联耦接的第一晶体管、第二晶体管、第三晶体管和第四晶体管，该第一晶体管的衬底和该第二晶体管的衬底均连接至该第二晶体管的漏极，第三晶体管的衬底和该第四晶体管的衬底均连接至该第三晶体管的源极。6.根据权利要求第4项所述的阻抗匹配电路，其特征在于，该第一组晶体管和该第二组晶体管均包括串联耦接的第一晶体管和第二晶体管，该第一晶体管的衬底和该第二晶体管的衬底彼此连接用以接收该参考电压。7.根据权利要求5所述的阻抗匹配电路，其特征在于，该参考电压产生电路包括：第一电阻，耦接至该第一组晶体管中的该第二晶体管和该第三晶体管之间；以及第二电阻，耦接至该第二组晶体管中的该第二晶体管和该第三晶体管之间，其中该第一电阻与该第二电阻的连接点耦接至用以...

【专利技术属性】
技术研发人员：胡波，兰坤，
申请(专利权)人：联发科技新加坡私人有限公司，
类型：发明
国别省市：新加坡,SG