半导体装置制造方法及图纸

提供一种半导体装置，其中能够抑制随着晶体管的微型化而变得更显著的电特性的劣化。该半导体装置包括：氧化物半导体叠层，其中在衬底上从衬底一侧依次层叠有第一氧化物半导体层、第二氧化物半导体层及第三氧化物半导体层；接触于氧化物半导体叠层的源电极层及漏电极层；在氧化物半导体叠层、源电极层及漏电极层上的栅极绝缘膜；以及在栅极绝缘膜上的栅电极层。第一氧化物半导体层包括第一区域。栅极绝缘膜包括第二区域。在TS1表示第一区域的厚度且TG1表示第二区域的厚度时，TS1≥TG1。

Semiconductor device

A semiconductor device capable of suppressing deterioration of electrical characteristics that become more prominent with the miniaturization of transistors is provided. The semiconductor device comprises an oxide semiconductor stack, in which a first oxide semiconductor layer, a second oxide semiconductor layer and a third oxide semiconductor layer are successively stacked on the substrate from one side of the substrate; a source electrode layer and a drain electrode layer contacting the oxide semiconductor stack; and an oxide semiconductor stack and a source electrode. The gate insulating film on the layer and the leakage pole layer, and the gate electrode layer on the grid insulating film. The first oxide semiconductor layer includes a first region. The gate insulating film includes second regions. When TS1 indicates the thickness of the first area and TG1 indicates the thickness of the second area, TS1 is equal to TG1.

【技术实现步骤摘要】
半导体装置本申请是申请日为2013年11月19日、申请号为“201380061385.6”、专利技术名称为“半导体装置”的专利技术专利申请的分案申请。
本专利技术涉及一种物体、方法、制造方法、工序、机器、产品或者物质组成。例如，本专利技术尤其涉及一种半导体装置、显示装置、发光装置、上述装置的驱动方法或者上述装置的制造方法。例如，本专利技术尤其涉及一种包括氧化物半导体的半导体装置、包括氧化物半导体的显示装置或者包括氧化物半导体的发光装置。在本说明书中，半导体装置是指能够通过利用半导体特性而起作用的装置，因此电光装置、半导体电路以及电子设备都包括在半导体装置的范畴内。
技术介绍
通过利用形成在具有绝缘表面的衬底上的半导体薄膜来构成晶体管(也称为薄膜晶体管(TFT))的技术已经引人注目了。该晶体管被广泛地应用于如集成电路(IC)及图像显示装置(显示装置)等电子器件。作为可以应用于晶体管的半导体薄膜，硅类半导体材料被广为人知。另外，作为另一个示例，氧化物半导体也已经受到注目。例如，在专利文献1中，已公开了一种其活性层包括包含铟(In)、镓(Ga)及锌(Zn)的非晶氧化物半导体的晶体管。[参考文献][专利文献][专利文献1]日本专利申请公开2006-165528号公报
技术实现思路
一般而言，高度集成电路的形成需要晶体管的微型化。然而，已知晶体管的微型化引起了阈值电压和S值(亚阈值)等晶体管的电特性的劣化。本专利技术的一个方式的目的之一是提供一种能够抑制随着晶体管的微型化而变得更显著的电特性的劣化的半导体装置。本专利技术的一个方式的目的之一是提供一种低功耗的半导体装置。本专利技术的一个方式的目的之一是提供一种可靠性高的半导体装置。本专利技术的一个方式的目的之一是提供一种减少S值(亚阈值)的劣化的半导体装置。本专利技术的一个方式的目的之一是提供一种减少阈值电压的劣化的半导体装置。本专利技术的一个方式的目的之一是提供一种减少寄生沟道的产生的半导体装置。本专利技术的一个方式的目的之一是提供一种即使在关闭电源时也能保持数据的半导体装置。注意，这些问题的记载不妨碍其他问题的存在。注意到，本专利技术的一个方式并不需要实现所有上述目的。从说明书、附图、权利要求书等的记载得知并可以推出上述以外的目的。本专利技术的一个方式涉及一种包括氧化物半导体叠层的半导体装置。本专利技术的一个方式是一种半导体装置，该半导体装置包括：具有绝缘表面的衬底；氧化物半导体叠层，其中在衬底上从衬底一侧依次层叠有第一氧化物半导体层、第二氧化物半导体层及第三氧化物半导体层；接触于氧化物半导体叠层的源电极层及漏电极层；在氧化物半导体叠层、源电极层及漏电极层上的栅极绝缘膜；以及在栅极绝缘膜上的栅电极层。第一氧化物半导体层包括第一区域。栅极绝缘膜包括第二区域。当第一区域的厚度是TS1且第二区域的厚度是TG1时，TS1≥TG1。注意到，在本说明书等中使用的“第一”，“第二”等序数词是为了避免构成要素的混乱而使用的，而不是为了在构成要素的数目方面上进行限定的。在上述结构中，第一氧化物半导体层及第三氧化物半导体层中的每一个的导带的底部的能量优选都比第二氧化物半导体层的导带的底部的能量更接近于真空能级。第二氧化物半导体层与第一氧化物半导体层之间的导带底的能量差以及第二氧化物半导体层与第三氧化物半导体层之间的导带底的能量差优选都是大于或等于0.05eV且小于或等于2eV。优选的是，第一氧化物半导体层、第二氧化物半导体层及第三氧化物半导体层为In-M-Zn氧化物(M为Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)，并且在第一氧化物半导体层及第三氧化物半导体层中的M相对于In的原子数比大于在第二氧化物半导体层中的M相对于In的原子数比。源电极层也可以包括与氧化物半导体叠层接触的第一源电极层以及覆盖第一源电极层且与氧化物半导体叠层接触的第二源电极层。漏电极层也可以包括与氧化物半导体叠层接触的第一漏电极层以及覆盖第一漏电极层且与氧化物半导体叠层接触的第二漏电极层。源电极层也可以包括与氧化物半导体叠层接触的第二源电极层以及在第二源电极层上的与氧化物半导体叠层接触的第一源电极层。漏电极层也可以包括与氧化物半导体叠层接触的第二漏电极层以及在第二漏电极层上的与氧化物半导体叠层接触的第一漏电极层。在此，优选的是，第一源电极层及第一漏电极层使用Al、Cr、Cu、Ta、Ti、Mo、W或以这些材料为主要成分的合金材料形成，并且第二源电极层及第二漏电极层优选都使用包含氮化钽、氮化钛或钌的材料形成。本专利技术的一个方式是一种半导体装置，该半导体装置包括：具有绝缘表面的衬底；在衬底上的第一氧化物半导体层；在第一氧化物半导体层上的第二氧化物半导体层；在第二氧化物半导体层上的第一源电极层及第一漏电极层；在第二氧化物半导体层、第一源电极层及第一漏电极层上的第三氧化物半导体层；覆盖第一源电极层的第二源电极层；覆盖第一漏电极层的第二漏电极层；在第三氧化物半导体层、第二源电极层及第二漏电极层上的栅极绝缘膜；以及在栅极绝缘膜上的栅电极层。第一源电极层及第一漏电极层接触于第一氧化物半导体层、第二氧化物半导体层及第三氧化物半导体层。第二源电极层及第二漏电极层接触于第三氧化物半导体层。第一氧化物半导体层包括第一区域。栅极绝缘膜包括第二区域。当第一区域的厚度是TS1且第二区域的厚度是TG1时，TS1≥TG1。在上述结构中，第一氧化物半导体层及第三氧化物半导体层中的每一个的导带的底部的能量优选都比第二氧化物半导体层的导带的底部的能量更接近于真空能级。此外，第二氧化物半导体层与第一氧化物半导体层之间的导带的底部的能量差以及第二氧化物半导体层与第三氧化物半导体层之间的导带的底部的能量差都是大于或等于0.05eV且小于或等于2eV。优选的是，第一氧化物半导体层、第二氧化物半导体层及第三氧化物半导体层为In-M-Zn氧化物(M为Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)，并且在第一氧化物半导体层及第三氧化物半导体层中的M相对于In的原子数比大于在第二氧化物半导体层中的M相对于In的原子数比。在上述结构中，优选的是，第一源电极层及第一漏电极层都使用Al、Cr、Cu、Ta、Ti、Mo、W或以这些材料为主要成分的合金材料形成。第二源电极层及第二漏电极层优选都使用包含氮化钽、氮化钛或钌的材料形成。根据本专利技术的一个方式，能够提供下述的半导体装置：一种能够抑制随着晶体管的微型化而变得更显著的电特性的劣化的半导体装置，一种低功耗的半导体装置，一种可靠性高的半导体装置，一种减少S值(亚阈值)的劣化的半导体装置，一种减少阈值电压的劣化的半导体装置，一种减少寄生沟道的产生的半导体装置，一种即使在关闭电源时也能保持数据的半导体装置。附图说明图1A至图1D是晶体管的俯视图及截面图；图2A和图2B示出了氧化物半导体叠层的能带结构；图3是晶体管的放大截面图；图4A和图4B是晶体管的放大截面图；图5A是晶体管的俯视图和截面图以及图5B示出了氧化物半导体叠层的能带结构；图6是晶体管的放大截面图；图7A至图7D是晶体管的俯视图及截面图；图8A至图8D是用于器件模拟的模型的俯视图及截面图；图9A至图9D是用于器件模拟的模型的俯视图及截面图；图10A至图10D是用于器件模拟的模型的俯视图及截面图；图11A至本文档来自技高网...

【技术保护点】
1.一种半导体装置，包括：衬底；氧化物半导体叠层，其中在所述衬底上从所述衬底一侧依次层叠有第一氧化物半导体层、第二氧化物半导体层及第三氧化物半导体层；所述氧化物半导体叠层上的栅极绝缘膜；以及所述栅极绝缘膜上的栅电极层，其中，所述氧化物半导体叠层的端部包括曲面。

【技术特征摘要】
2012.11.30 JP 2012-2617951.一种半导体装置，包括：衬底；氧化物半导体叠层，其中在所述衬底上从所述衬底一侧依次层叠有第一氧化物半导体层、第二氧化物半导体层及第三氧化物半导体层；所述氧化物半导体叠层上的栅极绝缘膜；以及所述栅极绝缘膜上的栅电极层，其中，所述氧化物半导体叠层的端部包括曲面。2.一种半导体装置，包括：衬底上的第一氧化物半导体层；所述第一氧化物半导体层上的第二氧化物半导体层；所述第二氧化物半导体层上的第三氧化物半导体层；在所述第三氧化物半导体层上且与所述第三氧化物半导体层接触的第一源电极层和第一漏电极层；覆盖所述第一源电极层的第二源电极层；覆盖所述第一漏电极层的第二漏电极层；所述第二源电极层和所述第二漏电极层上的栅极绝缘膜；以及所述栅极绝缘膜上的栅电极层，其中，所述第二源电极层和所述第二漏电极层与所述第三氧化物半导体层的顶表面接触。3.一种半导体装置，包括：衬底上的第一氧化物半导体层；所述第一氧化物半导体层上的第二氧化物半导体层；所述第二氧化物半导体层上的第三氧化物半导体层；所述第三氧化物半导体层上的第一源电极层和第一漏电极层，覆盖所述第一源电极层的第二源电极层；覆盖所述第一漏电极层的第二漏电极层；所述第二源电极层和所述第二漏电极层上的栅极绝缘膜；以及所述栅极绝缘膜上的栅电极层，其中，所述第一源电极层和所述第一漏电极层的端部分别从所述第二源电极层和所述第二漏电极层的端部延伸。4.如权利要求1所述的半导体装置，其中，所述第一氧化物半导体层至所述第三氧化物半导体层各自使用In-M-Zn氧化物(M为Al、Ti、Ga、Y、Zr、La...

【专利技术属性】
技术研发人员：松林大介，篠原聪始，关根航，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：日本,JP